显示器接口的进化

显示器接口的进化（精选八篇）

显示器接口的进化 篇1

1 MCGl2864A8—3的结构特点

该液晶显示模块是使用KS0108B及其兼容控制驱动器 (例如HD61202) 作为列驱动器, 同时使用KS0107B及其兼容驱动器 (例如HD61203) 作为行驱动器的液晶模块。由于KS0107B (或HD61203) 不与MPU发生联系, 故只要提供电源就能产生行驱动信号和各种同步信号。MCGl2864A8—3共有两片KS0108B或兼容控制驱动器和一片HD61203或兼容驱动器, 如下图1所示。

在MCGl2864A8-3模块中, /CSA与KS0108B (1) 的CSl相连;/CSB与KS0108B (2) 的CSl相连。因此/CSA、/CSB选通组合信号为:/CSA、/CSB一01选通 (1) , /CS、/CSB一10选通 (2) 。LCD显示器具有体积小, 功耗低, 显示内容丰富等特点, 在单片机系统中被广泛使用。LCD显示器是利用液晶材料的晶体分子排列和光学上的偏振原理来实现显示效果的, 可以显示各种文字、数字、图形。由于LCD不能够直接发光, 所以一般要使用背景光源才能够实现LCD显示。LCD的驱动比较复杂, 在单片机中, 一般不会像驱动LED显示器一样, 去直接驱动LCD显示器, 而是购买LCD显示模块, 实现单片机的显示控制。为了使用点阵型LCD显示器, 必须有相应的LCD控制器、驱动器来对LCD显示器进行扫描、驱动, 以及一定空问的ROM和RAM来存储写入的命令和显示字符的点阵。目前往往将LCD控制器、驱动器、RAM、ROM和LCD显示器集成于一个模块, 供用户使用LCM (Liquid Crystal Display Module, LCM) , 它是由液晶显示屏、液晶显示背景光源、集成控制模块等封装而成。

2 单片机与MGLSl2864模块的接口电路

在现代便携式智能仪器或手持设备中, 中文人机界面成为一种事实上的行业标准。能显示汉字的图形点阵液晶已成为智能设备必不可少的组成部分。图形点阵式液晶可显示用户定义的任意符号和图形, 并可卷动显示。它作为便携式单片机系统人机交互界面的重要组成部分被广泛应用于实时检测和显示的仪器仪表中。支持汉字显示的图形点阵液晶在现代单片机应用系统中是一种十分常用的显示设备。D/A变换器采用DAC0832, 输出采用运放OP07进行电流-电压转换, 0832的参考电压在0-5 V间可调。另外为了直观察看输出的D/A数据, 加接了8个发光二极管, 8088 CPU能将采集到的数据送往74HC273锁存后, 驱动发光二极管显示。设置跳线使得0832可以实现单极性 (0~5 V) 和双极性 (一5~+5 V) 输出。A/D变换器采用ADC0809, 0809模拟输入信号采用通过电位器调节的0--5 V直流电压, ADC0809可工作在程序延时和查询两种方式。0809时钟通过74LS393对系统提供的时钟分频获得。

液晶显示模块与单片机PICl8F458的接口电路采用单片机的通用I/O口对液晶的控制信号直接进行控制, 同时将单片机的D口作为其数据总线。液晶的第5脚用于液晶显示对比度的调节, 它需要通过一个10k N的可变电阻接到-12 V的电源上。实验板上的J11是一跳针, 在调试液晶显示程序之前, 应短接该跳针的两个引脚。

3 液晶显示器的编程操作技巧

左屏和右屏的显示原理是一样的。对显示屏的编程过程, 就是分别对左、右屏对应的页地址计数器和列地址计数器写数据, 以及对DD RAM读, 写数据的过程。在写显示RAM之前, 需要先清除RAM, 且左屏和右屏要分别进行清除。所谓清屏, 也就是使屏幕上什么都不显示, 其方法是向RAM的所有单元写入0值 (因为D7~D0位数据为1表示显示, 数据为0表示不显示) 。清屏之后就可以向RAM写入数据了。写数据到DD RAM前, 要先执行“设置页地址计数器”及“设置列地址计数器”命令。以下是部分编程实例:

检测LCD状态子程序

功能:检测LCD控制器状况;

LCD_BSY=1, LCD忙, 等待;LCD_BSY=0, LCD闲, 可读/写;

控制引脚状态, RS=0, RW=1, E=高电平。

4 结论

总之, 对于液晶显示器来说, 由于预先集成了完善的控制电路, 这类液晶显示器使用起来十分方便, 只要向LCM送入相应的命令和数据即可实现显示所需信息的目的。对于操作人员而言, 相比也容易得多。

摘要：由于液晶显示器 (LCD) 具有重量轻、体积小、功耗低、超薄等诸多其他显示器无法比拟的优点, 已被广泛应用于各种智能型仪器和低功耗电子产品中。点阵式 (或图形式) LCD不仅可以显示字符、数字, 还可以显示各种图形、曲线及汉字, 并且可以实现屏幕上下左右滚动、动画、闪烁、文本特征显示等功能, 用途十分广泛。本文介绍单片机与液晶显示器LCD的硬件接口电路和编程操作应用。

关键词：液晶显示器,接口,编程技巧

参考文献

[1]申爱宇.典型液晶显示器的拆卸 (下) [J].家电检修技术, 2010 (08) :112-113.

[2]刘华.一举两得——液晶PC与液晶电视[J].中国新技术新产品精选, 2004 (02) :90-92.

[3]白色.让视野更精彩——6款24英寸液晶显示器评测[J].消费电子, 2009 (15) :45-46.

液晶显示器・什么是接口类型 篇2

显示器接口是指显示器和主机之间的接口，通常有DVI、HDMI和15针D-Sub三种：

DVI数字输入接口：DVI(Digital Visual Interface，数字视频接口)是近年来随着数字化显示设备的发展而发展起来的一种显示接口。普通的模拟RGB接口在显示过程中，首先要在计算机的显卡中经过数字/模拟转换，将数字信号转换为模拟信号传输到显示设备中，而在数字化显示设备中，又要经模拟/数字转换将模拟信号转换成数字信号，然后显示。在经过2次转换后，不可避免地造成了一些信息的丢失，对图像质量也有一定影响。而DVI接口中，计算机直接以数字信号的方式将显示信息传送到显示设备中，避免了2次转换过程，因此从理论上讲，采用DVI接口的显示设备的图像质量要更好。另外DVI接口实现了真正的即插即用和热插拔，免除了在连接过程中需关闭计算机和显示设备的麻烦。现在很多液晶显示器都采用该接口，CRT显示器使用DVI接口的比例比较少。需要说明的是，现在有些液晶显示器的DVI接口可以支持HDCP协议，为看有版权的高清电影电视打下基础。

HDMI数字输入接口：HDMI的英文全称是“High Definition Multimedia”，中文的意思是高清晰度多媒体接口。HDMI接口可以提供高达5Gbps的数据传输带宽，可以传送无压缩的音频信号及高分辨率视频信号。同时无需在信号传送前进行数/模或者模/数转换，可以保证最高质量的影音信号传送。应用HDMI的好处是：只需要一条HDMI线，便可以同时传送影音信号，而不像现在需要多条线材来连接;同时，由于无线进行数/模或者模/数转换，能取得更高的音频和视频传输质量。对消费者而言，HDMI技术不仅能提供清晰的画质，而且由于音频/视频采用同一电缆 ，大大简化了家庭影院系统的安装。HDMI接口支持HDCP协议，为看有版权的高清电影电视打下基础。

的4月，日立、松下、飞利浦、Silicon Image、索尼、汤姆逊、东芝共7家公司成立了HDMI组织开始制定新的专用于数字视频/音频传输标准。20岁末，高清晰数字多媒体接口(High-definition Digital Multimedia Interface)HDMI 1.0标准颁布，到底已经颁布了1.3版本，主要变化在于近一步加大带宽，以便传输更高分辨率和色深。HDMI在针脚上和DVI兼容，只是采用了不同的封装。与DVI相比，HDMI可以传输数字音频信号，并增加了对HDCP的`支持，同时提供了更好的DDC可选功能。HDMI支持5Gbps的数据传输率，最远可传输15米，足以应付一个1080p的视频和一个8声道的音频信号。而因为一个1080p的视频和一个8声道的音频信号需求少于4GB/s，因此HDMI还有很大余量。这允许它可以用一个电缆分别连接DVD播放器，接收器和PRR。此外HDMI支持EDID、DDC2B，因此具有HDMI的设备具有“即插即用”的特点，信号源和显示设备之间会自动进行“协商”，自动选择最合适的视频/音频格式。

15针D-Sub输入接口：也叫VGA接口，CRT彩显因为设计制造上的原因，只能接受模拟信号输入，最基本的包含RGBHV(分别为红、绿、蓝、行、场)5个分量，不管以何种类型的接口接入，其信号中至少包含以上这5个分量。大多数PC机显卡最普遍的接口为D-15，即D形三排15针插口，其中有一些是无用的，连接使用的信号线上也是空缺的。除了这5个必不可少的分量外，最重要的是在以后的彩显中还增加入DDC数据分量，用于读取显示器EPROM中记载的有关彩显品牌、型号、生产日期、序列号、指标参数等信息内容，以实现WINDOWS所要求的PnP(即插即用)功能。

除了以上三种常见的接口外，还有一种ADC接口，是苹果机显示器的专用接口。最大的特点是数据线和电源线做在一起，这样显示器就只需一根线，满足苹果电脑清爽时尚的风格。

相关术语：

DVI接口

显示器接口的进化 篇3

现在大型面板LCD市场(LCD电视、桌面PC监视器、笔记本电脑监视器)正在朝着高度标准化和整合化迈进,而汽车信息娱乐LCD架构踯躅在传统的概念中。主要原因在于业界通常倾向于购买完整的LCD模块,而将精力集中在视频适配器或接口卡设计上。现在,采用基本TFT玻璃以及加入差异化设计的显示器的定时控制器(TCON)正在成为新潮流。除了外部LCD接口外,还可以考虑内部显示接口,例如现在的工业标准RSDS(抑制摆幅差分信号)总线技术。内部和外部接口的整合的益处真是举不枚举:所用元件更少、节约PCB空间并降低EMC辐射和磁化效益。此类收益也适用于图像主控应用,该应用一般发生在一个汽车音响本体ECU(电子控制单元)内。现在的图像处理单元(GPU)正逐渐弃用宽CMOS/TTL输出,因为它会消耗大量的封装引脚。目前,越来越多的图像源元件可提供根据串联数据通道而成的第一级串联化,以供带有并联时钟通道的色彩位应用。参照开放的工业标准“FPD-Link”物理层的规定,预计未来还会进一步提高连接选择的灵活性。这样,第一级的串联化可通过采用桥接芯片来获得升华,从而在单一对的互连上提供第二级串联化,以便产生出纤薄和可连到很远的电缆连接方案,这对汽车外壳布线——特别是要连接到后座娱乐显示器的应用—尤其重要。

传统的图像与远程LCD面板连接

在传统的汽车信息娱乐系统设计中,图像控制器或图像处理单元(GPU)会传送有图素时钟和同步信号对齐的并联RGB颜色位。如图1中所示。在远程的LCD显示器连接中,有时会因缆线太厚,或电源和EMC(电磁兼容性)等的问题而导致并联总线不能跨越超过20-30厘米的长度。针对这个问题,美国国家半导体在90年代的中期与当时领导业界的TFT面板供应商一起研发了崭新的串联/解串(Ser Des)FPD-Link(平面显示器--链接)芯片组系列。该传送器接受高至18位的RGB信息(6位色彩深度模式)以及三个控制信号和时钟,然后将它们转换成三个差分数据对和一个时钟对。在面板上设置了补足功能。FPD-Link接收器将数据流反串联化,并且把图素数据和控制信号提供给面板上的TCON(定时控制器),接着它会将信号重新格式化并路由到LCD玻璃的行和列驱动器。FPD-Link物理层的位映射和信号格式已成为SPWG(标准面板工作小组)订立的标准并成为笔记本电脑LCD监视器的工业标准连接方案。该芯片组采纳LVDS(低压差分信号)物理层的标准:ANSI/TIA/EIA-644A。LVDS是一个高速兼低功耗的接口,它不单被应用到时下的嵌入式显示器,而且还可应用在要求高速数据传输的各式各样数据通信和电传通信上。它的优点包括可提供速度很高的线传输率、功耗较少,以及所产生的噪声较低和非常耐用。此外,它在排除共模噪声方面的能力,比起真正的差分信号强一倍。如此一来,高分辨率的面板可经由较小的接口支援,从而简化了互连上的设计,同时仍可支援各级的面板分辨率。FPD-Link的概念还可引伸到更全面的“Open LDI”(LVDS显示器接口)规格。Open LDI详细描述出显示器源和传送数字显示器数据的显示器件之间的接口逻辑、电气和机械特性。对于超过10米的长程线接应用,可以采纳LVDS SerDes的强化版本。包含在传送器内的强化部份是可自选预加重和一个简单的低功耗直流平衡方案,以在冗长缆线的未端打开眼图。另外,接收器还提供缆线反偏斜功能,可允许使用标准的双纹线。在其”LVDS非直流平衡”模式中,Open LDI物理层能够逆向兼容,而且与FPD-Link物理层一模一样。

四线道和单线道串联/反串联转换器之间的LVDS桥接概念

现在有越来越多的图像处理器、定标器和甚至是中低档的FPGA都整合有FPD-Link物理层。整合主要优势在于可以在多条受限中速数据通道上分发大数据流,并可减低在复杂数字芯片内采用高频锁相环路(PLL)和时钟数据恢复(CDR)电路的设计风险。另一方面,在汽车外壳的布线上,四线道(八条缆线)差分互连所产生出来的缆线仍相对较厚和灵活性也较低。长度超过5米的缆线可能会因缆线的构造和规格而在数据和时钟通道间产生潜在的偏斜问题。在汽车的安装过程中,由于制造商倾向采用交流耦合连接以便为传送和接收端上的位移接地电位提供隔离,因此更合乎逻辑的方案是包含有嵌入式时钟方案的单线道转换方案。对于设有FPD-Link接口的图像源来说,美国国家半导体出品的DS99R421可以把四条非直流平衡式的LVDS线道(三条LVDS数据加一条LVDS时钟)连同三个过取样的低速控制位(OS<2:0>)转换成单一条具有嵌入式时钟信息的LVDS直流平衡式串联数据流,如图2所示。这种串联化方案由于消除了在数据和时钟路径间的偏斜,故此简化了在单一个差分对上转换24位总线的工作。通过将互连缩窄,有助削减PCB的层数、缆线宽度,以及连接器的尺寸和引脚,从而节省系统成本。

此外,该器件还可在LVDS输入处整合一个100Ω的端接电阻器。除上述外,该器件还在LVDS输出上特设一个预加重信号条件功能,以便在使用有损耗缆线作较长程的连接时增强信号。用户可通过一个外部电阻器来控制该功能,并以最高每秒1032Mbit的数据吞吐量驱动长至10米的屏蔽双姣线。内部直流平衡编码可通过串联的电容器来支持交流耦合互连。DS99R421串联数据流的位映射可与DS90UR124单线道LVDS反串联器元件兼容,它当中包含有一个“@Speed BIST”(内置自测试)功能来验证链接的完整性。

RSDS优化内部面板TFT-LCD架构

汽车显示器系统供应商越来越专注于开发定时控制器的功能,以突显其产品的独特性。因此即使是处于TCON和行/列驱动器之间的内部显示总线也备受关注。美国国家半导体特别联同前列的LCD模块供应商一起开发出开放式的抑制摆幅差分信号标准。其目的是为LCD定时控制器和列驱动器元件间的接口订立一个共用的标准。这个接口在支援高数据吞吐量的同时,可减少互连的数量和功耗,以及能够减低电磁幅射来简化屏蔽的工作。

RSDS其实是工业LVDS信号标准(RS-644A)的一个衍生标准,其输出驱动电流被进一步削减至只有2mA。在一个典型100Ω端接电阻器内的差分信号波幅虽只有±200m V,但这已足够有余供短至中距离的系统内部连接使用。在信号转换期间因相对较小信号所造成的边沿速率摆幅可以被设计成中度斜坡,这样便可缔造出比采纳TTL信号更高的图素时钟频率。RSDS输出缓冲器提供1.3V的偏置电压作为共模电压以供差分信号使用。RSDS总线只需要传播RGB色彩位和一个并联时钟信号(“RSCK”)。RSDS采用一个2:1的多工方案,即在每一条数据通道上有个色彩位,而每一个位均同时会在时钟通道的上升和下降边期间被多工化(“双倍数据速率”)。接收列驱动器元件因此可无需一个整合高频PLL电路而能运作,这有助其整合入玻璃基板的上或内。与TTL总线概念比较,通过这串联化可以减少一半的总线线路。例如在一个具有6位色彩深度的TTL双总线(“双及单图素”)架构中,那里有36条数据线和两条时钟线(总共38条线),而在一个等效的RSDS架构中,该处只需有一条总线,其中包含有9个数据差分对和一个差分时钟线对(总共20条线)。

具备整合式LVDS和RSDS接口的定时控制器

定时控制器是TFT LCD模块的大脑与核心元件。对于汽车远端显示器而言,输入信号在很多情况下都是由图像主控端的串联L V D S数据流提供的(例如汽车音响本体ECU)。LVDS接口在反串联器功能中发挥作用:它将RGB色彩位和控制信号(Hsync,Vsync and DE)映射回一个并联的数据格式。接着,TCON将那些数据朝向LCE面板的行和列驱动器进行布线和重新格式化。例如图3所示的FPD87532就是一个高集成度定时控制器的例子。图中的TCON将一个LVDS单图素输入接口与RSDS输出列驱动器接口结合在一起,并放置在平面显示器旁以便提供数据缓冲和控制信号的生成。具备LVDS的FPD-Link接收器设有四条数据通道和一条时钟通道以提供24位的色彩。此外,SSC(扩频时钟)功能可透过把轴射性峰值能量分布在一较宽阔的频带上来将电磁干扰减低。这功能采用一个外部的SSC信号源,它负责提供同步化的扩频给RSDS和控制信号输出。两线的串联EEPROM接口控制了LUT(搜寻列表)暂存器的初始化。假如没有EEPROM,LUT的数据便由内部的ROM所提供。至于CLK及数据同步器功能可将数据延迟及对齐以配合包括有RSDS偏斜控制的内部数据处理。所有的数据处理都需要经RSDS输出和LCD定时控制信号来对齐,其RTC(响应时间补偿)功能将可改善LCD面板的内部灰度级响应时间,从而获得较佳的活动影像显示效果。RTC的功能是通过应用升压或过驱动电压来达成,这可强迫液晶物料的反应速度加快。这对于在低温下操作的汽车显示器来说尤其重要,因为液晶物料在低温时的反应速度一般都较慢。

升压脉冲经由一个内部或外部的EEPROM LUT(当中包含有升压/过驱动级)再加上可作为画面缓冲器的外部记忆体来控制。RTC的参考数值是新的灰度数值,其数值视乎同一个图素的现行帧RGB灰度数据和先前帧RGB数据之间的分别而定。RSDS接口将C M O S级的信号转换成供系统时钟(DCLK)和RGB色彩数据用的RSDS信号。RSDS偏斜可经由几个步骤来控制,以在相应的列驱动器容纳不同的延迟。垂直及水平LCD定时控制方块会产生出TTL/CMOS级的信号,以用来在LCD系统中连接列和行驱动器。所有信号均与RSDS数据时钟同步化。为了展示TCON方案的整合优点,图4分别列出不同世代定时控制板的基准。从比较中可看出,外部元件的数量和PCB的尺寸都显著地下降。例如:一个190个无源元件的10寸宽屏幕VGA LCD,在TCON和列驱动器间需要一个TTL总线。然而,通过采用RSDS总线后,元件的数量大幅削减至只有101个,幅降达47%。此外,PCB的层数亦由原先用TTL时的六层减至用RSDS时的四层,也进一步减轻了成本。最后,由于无需再在定时控制器外部使用宽阔的并联TTL/CMOS总线,EMC受益良多。

结语

现代的汽车信息娱乐显示器架构正在逐渐倾向用整合式的串联方案来取代旧有的并联TTL/CMOS RGB总线,以缔造出最完美的系统概念。此方案的优点是可削减引脚数量、互连数目、功耗、幅射性放射和对外间噪声的感染。LVDS和RSDS物理层标准已获验证,而相关的技术已趋成熟,不单简化了设计的工作而且大大降低了设计风险。未来,LCD玻璃基板上和内部的集成度将会不断提高。具备基本功能的定时控制器将会以COG(玻璃上芯片)的形式面市。在这情况下,RSDS总线可以作为输入总线的另一选择。因为RSDS接收器并不要求难整合在玻璃上的高频PLL结构来选通输入数据。凭借在来自图像控制主控一方经中间接口适配器或T C O N板、列板基至是TFT玻璃上或内的芯片元件而来的完整数据路径上进行系统分割的优势,可提升整体系统的效能表现和EMC特性,兼可降低系统。

摘要：描述汽车显示器架构中的外部和内部接口及整合选型方案。

关键词：汽车显示器,接口,LVDS桥接,RSDS总线

参考文献

[1].www.national.com/appinfo/fpd

[2].DS99R421datasheet,NS

显示器接口的进化 篇4

通过FPGA (Field Programmable Gate Array) 将雷达回波转化成视频信号, 送至ARM的Camera接口, 以视频图像的方式与人机界面在显示控制内部混合叠加, 实现雷达的回波和人机界面的同步显示, 成为解决小型化雷达终端回波显示的可行方案。

1 工作原理

船用导航终端显示设计的组成框图如图1所示, 主要由3部分组成。回波处理通道由FPGA和外围电路组成, 主要完成雷达信号接口匹配、回波采样、回波峰选处理、扫描坐标变换处理、余辉尾迹控制、时序控制和视频格式编码等功能。人机处理通道由ARM计算机组成, 由载入的软件完成二次显示信息处理、操控窗口控制、工作参数设置以及与系统和整机的通信等。视频混合模块由ARM的显示控制器实现, 在行、场同步控制信号的控制下, DMA (Direct Memory Access) 的方式读取系统内存中显示数据, 完成雷达回波和人机接口的叠加显示。

2 显示设计及实现

船用导航雷达终端的显示设计主要有回波的实时校正、回波近区覆盖/远区分裂补偿、ITU-R BT601/656视频编码、显示控制器混合叠加等多个功能模块的设计。

2.1 雷达回波数据的峰选实时校正

显示器半径的像素数量一般不等于雷达触发的距离采样数量, 所以回波的显示处理均需要峰选。峰选就是将显示量程内的所有回波采样值按显示像素分组, 在每组内选择最大值作为对应显示像素的辉度值, 每组回波采样值的数目为峰选系数, 按照峰选系数进行处理。峰选系数N由式 (1) 计算, N一般取小数点后两位

${\rm N}=\frac{20R}{3}\times \frac{f}{{\rm M}}$ (1)

式中, N为峰选系数;R为显示量程, 单位km;f为峰选始终频率, 单位MHz;M为显示像素。

软件根据显示模式及量程计算出峰选系数后, 由端口置入FPGA, FPGA根据峰选系数, 将对应的峰选校正值存贮在内部ROM (Read-Only Memory) 中, 实时读取校正。

例如, 峰选系数为2.25, 在Altera Quartus 中仿真的波形如图2所示。

2.2 回波近区覆盖、远区分裂的补偿

雷达显示系统接收的是雷达触发、雷达回波和方位信号, 是一个极坐标系, 显示时以行场同步扫描的方式进行, 是一个直角坐标系[2]。由于从极坐标转换成直角坐标固有的非线性影响, 以及方位与雷达触发的异步关系, 会出现回波的近区重叠和远区分裂的现象。解决近区的覆盖, 在写入帧缓存的回波值之前, 先读出该地址原有值, 若大于则写入, 否则保持原值。远区回波分裂采用两种方法补偿; (1) 增加坐标转换查表法中正、余弦函数值的精度; (2) 采用插值的方法, 在一次方位处理完成后, 在下一次触发前再以当前的回波值辅以新的方位进行显示处理。

插值的示意如图3所示。插值的数量由雷达显示半径决定, 而一般插值后的个数应大于或等于显示圆周的像素点, 这样才能保证回波充满显示器所有像素, 避免出现回波的分裂。由于转换过程中的非线性, 近区不需要插值, 为解决时序紧张的问题, 可选择从某一显示距离开始插值, 即远区补偿。

2.3 ITU-R BT601/656视频编码

Camera接口支持两种接口的输入视频 (1) ITU R BT-601 YCbCr 8 位标准。 (2) ITU R BT-656 YCbCr 8 位标准[3]。前一种标准输出行场同步信号、8位宽度的数据信号和数据同步时钟, 后一种标准的不输出行场信号, 将定时基准码和行场消隐数据编在8位数据信号中, 由Camera接口捕捉定时基准码实现数据的行场同步。设计采用ITU R BT-656 YCbCr 8 位标准, 视频数据的转换和编码由FPGA完成, 组成原理框图如图4所示。

数据采集模块实现R (Red) 、G (Green) 、B (Blue) 数据的同步处理, 以便稳定的写入FIFO。FIFO控制模块完成对FIFO的读写控制和数据的缓存。RGB转YCbCr模块将输入的RGB数据转换成相应的YCbCr数据, R、G、B信号到Y、Cb、Cr[4]转换公式为

Y=16+0.275R+0.504G+0.098B

Cb=128-0.148R-0.291G+0.4329B

Cr=128+0.439R-0.368B-0.071B (2)

ITU656协议产生模块用于控制产生ITU R BT-656 YCbCr 8 位标准的视频数据和同步时钟。

2.4 Camera接口

ITU R BT-601/656视频送至ARM的Camera接口, 内部的测试样板可用来校准输入同步信号作为HREF (行信号) 和VSYNC (场信号) , CatchCam 实时捕捉ITU 信号。Camera接口内存在两个通道:一是Preview Scaler (以下简称P通道) , 用来产生较小的图像, 用于预览;二是Codec Scaler (以下简称C通道) , 用来产生编解码用途的视频信号。P通道和C通道各自保持独立。

Camera接口有4个DMA 端口, 分别是在AHB 总线上进行预览的MSDMA输入, 进行编解码的MSDMA 输入, P通道颜色转换后输出DMA, C通道颜色转换后输出DMA。MSDMA 读取Y∶Cb∶Cr4∶2∶2、Y∶Cb∶Cr4∶2∶0 或RGB图像。4个主端口支持各种各样的应用, 寄存器可分别设置4个DMA 端口的使能。

Camera接口不能为默认优先级AHB总线的设备, 其优先级必须与其他循环或通知仲裁优先级设备区别开, 并保持独立, 为保证显示的流畅性, 包含Camera接口的AHB总线须比其他Multi-AHB总线的优先级高。

2.5 显示控制器混合叠加

显示控制器有一个用于转换图像数据的模块, 用于本地总线的后处理器或系统内存中的视频缓冲区到外部LCD驱动器接口的图像数据传输。显示控制器由VSFR、VDMA、VPRCS、VTIME 和视频时钟产生器组成。VSFR 包括可编程寄存器和调色板存储器, 用于配置显示控制器, VDMA用于显示DMA, 可将帧存储器内的视频数据转换到VPRCS。VPRCS 接收VDMA 发出的视频数据, 转换为需要的数据格式后, 如8 bit或16 bit像素, 将视频数据直接发送到显示设备上。VDMA 有5个通道和3个本地输入接口。为混合运行, CSC (Color Space Conversion) 模块将YCbCr 数据改变为RGB数据。显示控制器数据流模块图如图5所示。

通过Camera接口送来的雷达回波窗口与其他窗口在显示控制器内完成了视频窗口同步混合。最终在显示器上显示的雷达画面如图6所示。

3 结束语

基于FPGA和嵌入式处理器ARM设计的船用导航雷达显示系统, 利用FPGA完成雷达回波的标准转换和视频的编码, 再通过Camera接口完成视频数据的接收, 并在显示控制器内通过使用特殊的DMA-VDMA, 未使用CPU, 直接将视频数据显示在屏幕上, 从而节省CPU资源, 实现了雷达回波和人机界面的同步显示, 满足了船用导航雷达系统的显示要求。

参考文献

[1]崔凤波.船舶通信与导航[M].哈尔滨:哈尔滨工程大学出版社, 2007.

[2]丁鹭飞, 陈建春.雷达原理[M].北京:电子工业出版社, 2009.

[3]三星科技.三星S3C6410用户手册[M].韩国:三星科技, 2008.

液晶航向指示器接口电路的优化设计 篇5

1 硬件设计

在硬件设计上我们尽可能的提高其性能, 选择最优秀的控制系统和逻辑数据编辑器。在控制上还是采取51系列的单片机C8051F020, 其内部有CIP-51的CPU内核。与最早的51系列单片机相比, 其内部环境有了较大的改进。不仅提高了它的可靠性其内部存储加大了不少, 相应的工作速度也会提高。在接口的电路设计中让C8051F020来控制处理数据也包括驱动液晶屏, 在传输数据中选择的是串口传输方法。CPLD用来控制逻辑数据的输入或者是输出。

1.1 A/D和D/A转换模块

在航向指示器中旋转变压器和自整角机都具有很高的精度, 同时他们的可靠性都比较的高, 作为角度传感器需要与计算机通过接口实现对接。实现数据的无差对接必须要采用转换器对数字信息机型转换。

14SZZ/SXZ A/D转换器是一种小型的具有14位的连续跟踪器, 它可以持续不断地对转角机和转换变压器进行跟踪, 并且实现对他们的数字信息进行转换。它回路的实现是二阶伺服完成的, 数据在输出中具有对数据的三态所存。三态锁存器具有14位的自然二进制码, 由于数据的宽度和位数比较多在读取数据是不需要终端转换的过程。在数字信号来临时通过不同的高低电平实现对通道的选择。

14SZZ/SXZ D/A转换器, 其转换方式和A/D转换的方式相反, 它是将二进制的角度数字量转换成自整角机/旋转变压器的模拟量形成电压然后输出。转换器中ENH控制着转换器的前高8位的数字量而ENL控制着整个数字的低6位, 正好构成了14为数据。转换器的变化情况是有输入量来决定的, 只有在ENL和ENH同时的等于零时, 这时候的转换器其内部锁存器是出于下降沿的时刻。这种2位制的数字角度是通过CMOS来完成整个的锁存过程。可以对不管是输入还是输出的信号同过变压器来实现分离的作用。通过一系列的转换和变化最终找到计算机和控制系统之间的切合点, 使得整个接口的设计跟家符合实际用途的需要。

1.2 电源管理模块

电源管理模块由于我们前面以及把系统的控制器设定好了, 根据设定局可以得到这个电路需要的实际电量, 以及电源的具体要求。在设计时很关键的问题是不能因为其提供的电压过高而影响到芯片的使用寿命, 同行超过某一限定值对自身的寿命影响也是非常大的。

2 软件设计

2.1 初始化单元

在整个系统上电以后, 要及时的对看门狗进行初始化一般需要的时间在47.406ms之间;同时要在CPU上找到相应的串口, 并做好初始化设定。在本次设定将串口0分配到P0.0和P0.1上而串口1分配到P0.2和P0.3上;外部时钟选择22.118MHZ其终断35ms完成一次;最后对终断来一次初始化, 完成以后的终断过程。

2.2 数据处理显示单元

从外界得到的数据经过A/D实现转换过程, 变换车了14位二进制的数字信号, 这些数字信号将0-360度的角度值进行转换, 通过CPLD按照高、低的字节对数据进行缓存, 之后就写入到单片机的总线。单片机在将这些内容传送到液晶显示屏上, 把模拟的信号变成也液晶显示屏上的数字形式。

2.3 定时工作及存储器初始化单元

本设计里的定时单元主要是用于, 对按键按下的识别工作。按键是否被按下的识别, 是通过查询的方式做到的。每一次按键按下后, 根据按键时间的长短来判断, 此按键是否被真的按下, 而不是比小心碰到。对案件数据的存储主要是引用RAM存储器, 一旦数据被以用其内部的数据就会被及时的清楚, 把空出来的栈位留给下一次数据的输入。

2.4 通信模块

这里的通信模块采取了反馈的处理方法, 一旦外界传送了液晶屏读写命令, 而液晶屏可以通过D/A转换器将其温度和状态反馈给单片机。单片机在将这些信息通过数据总线传达给最终的控制系统, 以便于接下来对液晶屏内容的再一次有效控制。总的来说整个通信模块都是通过数据的交换, 反馈来实现的。

3 结语

液晶航向指示器接口电路的优化设计, 是一个比较复杂的过程。在这里我们借用51系列的单片机和CPLD可编程系统实现了整个电路的优化设计。在设计是要根据指示器的实际情况将数据通过转换器进行等量转换, 保证了数据输入的正确性和精度, 同时也使得整个界面更加清晰, 提高了液晶航向指示器的性能。

参考文献

[1]高潮.TFT液晶显示驱动电路与电源优化设计方法[J].深圳信息职业技术学院学报, 2007, 5 (2) :14-18.

显示器接口的进化 篇6

OLED与薄膜场效应晶体管液晶显示器(TFT-LCD)相比,具有响应快、全彩色、自发光、视角宽、对比度高、低电压、可实现柔性显示等优点,能更好地应用于手机、MP3、小尺寸仪表盘等[1,2,3,4]。OLED显示器以其卓越的显示性能成为下一代平板显示器[5]的一个强有力竞争者,目前市场上已出现多种中小尺寸OLED,但配套的驱动接口电路设计[6]很少,笔者拟采用STC11L60XE单片机作为OLED显示模块CMEL CO283QGLD-T的主控制器,尝试在SPI模式下实现OLED全彩静态图片显示。

1 基于SPI的电路设计

1.1 CMEL CO283QGLD-T显示模块

CMEL CO283QGLD-T显示模块是240×RGB×320点阵的2.8 in全彩OLED显示模块,集成了S6E63D6驱动器[7],图1为S6E63D6的结构框图。S6E63D6是一款带控制器的OLED驱动专用芯片,最大可支持240×RGB×320点阵的图形显示,内置容量为240×18×320位的图像存储器(GRAM),向GRAM中写入图像数据可实现65 k、260 k色图片显示。其具有四种可编程彩色显示接口模式:18-/16-/9-/8-位并行接口模式、18-/16-/6-位的RGB接口模式、串行外围设备接口(SPI)模式和高速串行接口(MDDI)模式。S6E63D6内嵌DC-DC电压转换器,提供OLED模块内部像素驱动电压。

1.2 硬件电路设计

实现静态图片显示需预存图像数据,而单片机内部程序空间有限(60 k),不适合存储图像数据,采用Flash存储器作为图像数据存储区能有效地解决这一问题。单片机只需读取Flash存储器中的图像数据,再传送到显示模块即可实现静态图片显示。系统硬件结构框图如图2所示,整个系统采用5 V直流供电,两个电源模块提供整个控制电路所需电压和OLED显示所需电压,微控制器(MCU)模块实现与OLED模块和Flash存储器的通信,并提供了在线编程接口和硬件复位接口,使用SPI协议[8]进行串行通信。

1.2.1 电源模块

电源模块1输出电压3.3 V,为微控制器和接口电路供电。电源模块2采用高效率开关电源,为OLED显示提供正常工作所需的VDD和VSS。鉴于OLED显示屏对供电电压变化极其敏感,而安森美生产的NCP5810芯片[9]输出电压精准、转换率高、封装尺寸小(3.00 mm×3.00 mm×0.55 mm),可提供1%电压容差的精确反馈电压且输出负载瞬态响应好,作为OLED驱动供电电源尤为合适。

1.2.2 微控制器

宏晶科技的STC11/10xx系列单片机[10]相比于传统的89系列及2051系列单片机,成本更低,性能更强,故本设计系统选用STC11L60XE单片机作为微控制器。通过寄存器配置将单片机P3.0/RXD、P3.1/TXD设置为系统可编程(ISP)下载专用通信口。USB和串口转换完成与用户系统的USB连接,实现在用户系统上调试和下载单片机程序。P4.7/RST引脚出厂时就被配置为复位引脚,外接复位电路实现上电复位。P3.4~P3.7预置为时钟(SCK)、数据输入端(SI)、数据输出端(SO)、使能信号(CE),作为单片机与Flash存储器的SPI接口,实现SPI串行通信。P2口部分引脚预置为时钟线(CL)、片选信号(CSB)、数据输出端(SDO)、数据输入端(SDI),作为单片机与OLED显示模块的SPI接口,实现SPI串行通信。将P2.7预置为RE-SETB,用于控制整个OLED显示模块的复位。

1.2.3 SPI接口设计

硬件系统中SPI接口部分为:单片机与Flash存储器的SPI通信接口和单片机与OLED显示模块的SPI通信接口。为了行文方便,约定单片机与Flash存储器的SPI通信为SPI模式1,单片机与OLED显示模块的SPI通信为SPI模式2。在SPI模式2下单片机与OLED显示模块的连接采用接插件形式,更改接插件可实现不同尺寸OLED显示模块的硬件接口连接,实现系统设计的通用性。SPI模式1为四线制,包括CE,SCK,SI和SO;SPI模式2也为四线制,包括SCL,CSB,SDO,SDI。由于STC11L60XE单片机没有硬件SPI接口,需设置单片机普通I/O口模拟SPI时序进行数据通信。SPI模式1中Flash存储器SST25VF020[11]的器件地址为43H,存储范围为000000H~03FFFFH;SPI模式2中OLED显示模块SPI模式下写指令起始地址为70H,写数据起始地址为72H。

2 软件设计

显示之前,预存储图像数据到Flash存储器,主程序主要完成从Flash中读取数据,然后在SPI方式下通过单片机I/O口向显示模块中的GRAM输入数据实现静态图片显示。主程序软件流程图如图3所示。主要功能包括:1)MCU初始化,设置单片机时钟为外部输入模式,设置ISP通信口和定时器,配置各个I/O口为数字口。软件延时使能电源模块2的正负压输出。2)SPI初始化,将SPI相关的片选信号、时钟信号和数据信号拉高,不产生通信。3)OLED初始化,先配置所需显示制式时钟模式和接口模式,再执行清屏操作(写入数据0x0000),预定义图片显示范围(行列起始地GRAM址),最后开显示(允许GRAM中数据显示)。4)读数据,单片机以SPI模式1从Flash存储器中读取相应的位图数据。5)数据写入GRAM,单片机从Flash存储器中读数据的同时以SPI模式2向GRAM中写入数据,写满后停止SPI通信,OLED模块会自动显示GRAM中的图像信息。

单片机模拟SPI模式1的时序需严格按照图4所示的读写时序,任何时候读写需先将片选CE拉低,在SCK的上升沿SI上数据写入,SCK下降沿SO上数据输出。写数据时SO必须保持高阻状态,读数据时SI状态可任意。Flash存储器中数据存储格式为8位。

从Flash中读取数据后,向GRAM中写入数据即可实现OLED显示,而向GRAM中写指令、写数据和读状态都是在SPI模式2下进行的,所以显示子程序关键是模拟实现SPI的读、写时序。SPI模式2下写指令时序如图5所示,初始化时将CSB,SCL和SDI都拉高,先写入器件地址,再写入相应指令,指令格式为16位双字节形式。写操作时需先将片选CSB拉低,在SCL上跳变时SDI上的数据写入,在SCL上升沿时SDI的数据必须保持稳定,结束时将SCL,SDI拉高,同时CSB置1。SPI模式2的写数据时序如图6所示,数据格式为16位,每写一次数据都必须先发送一次8位器件地址,与写指令一样,SCL上升沿时SDI的数据必须保持稳定才能准确写入。

3 实验结果

CMEL CO283QGLD-T显示模块内部GRAM只支持16位格式的图像数据信息,需通过图片转换软件将图片信息转化为8位宽度的位图信息,存储到Flash存储器中。软件编程时需预先将数据格式从8位转化为16位,然后在SPI模式2下逐位传输到GRAM中。图7为SPI模式下的240×320的65 k色静态图片显示效果,图8为RGB(红绿蓝)三色图片显示效果,Flash存储器中还可存储其他测试图片用以显示。

4 结语

本设计实现了一种基于OLED显示模块CMEL CO283QGLD-T的全彩色静态图片显示系统。该系统设计简单可靠,是一套通用的中小尺寸OLED驱动控制系统,同时单片机预留了多个I/O口可作后续扩展功能使用。通过与Flash存储器的SPI通信解决了单片机内部存储空间有限、无法存放过多图片问题。可预置多幅测试图片到Flash存储器进行循环显示,供用户进行相应的OLED显示性能测试。

参考文献

[1]XIE Z,HUNG L S,ZHU F.A flexible top-emitting organic light-emittingdiode on steel foil[J].Chem.Phys.Lett.,2003,381(5-6):691-696.

[2]刘式墉,赵毅,李峰.有机电致发光与应用进展[J].物理学和高新技术,2003,22(5):315-318.

[3]蒋泉,成建波,何其锐,等.全彩OLED屏显示系统的设计[J].光电子.激光,2008,19(1):26-30.

[4]JACQUES L,HUBERT G.Powering small AMOLED display in portableGSM systems[J].电子器件,2008,31(1):7-11.

[5]应根裕,胡文波,邱勇,等.平板显示技术[M].北京:人民邮电出版社,2002.

[6]李文明,荆海,马凯.彩色AMOLED驱动控制系统设计[J].液晶与显示,2007,22(5):612-617.

[7]Samsung Semiconductors.S6E63D6technical data[R].Beijing:SamsungElectronics Co.,Ltd.,2006.

[8]杨美刚.SPI接口及其在数据交换中的应用[J].通信技术,2007,40(11):385-387.

[9]ON Semiconductors.NCP5810Technical Data[R].Phoenix,USA:ONSemiconductors,2007.

[10]深圳宏晶科技有限公司.STC11/10xx系列单片机器件手册[G].深圳:深圳宏晶科技有限公司,2011.

显示器接口的进化 篇7

CPLD称为复杂可编程逻辑设计芯片, 它是大规模可编程器件, 具有高集成度、高可靠性、高速度的特点。CPLD是利用EDA技术进行电子系统设计的载体。硬件描述语言是EDA技术进行电子系统设计的主要表达手段, VHDL语言是常用的硬件描述语言之一;软件开发工具是利用EDA技术进行电子系统设计的智能化的自动化设计工具, 常用开发工具有QuartusⅡ, Ispexpert, Foundation等。CPLD以高速、高可靠性、串并行工作方式等特点在电子设计中广泛应用。它打破了软硬件之间的界限, 加速了产品的开发过程。同样单片机具有性价比高、功能灵活、良好的数据处理能力等特点。CPLD芯片与单片机结合在高性能仪器仪表中应用广泛。

1 电路的仿真设计

1.1 硬件电路功能

用一片MCS-51芯片、一片CPLD/FPGA芯片、模/数转换器ADC0809和数/模转换器DAC0832构成一个数据采集系统[1,2], 并用CPLD/FPGA实现数据采样、D/A转换输出、有关数据显示的控制, 单片机完成对A/D转换数据运算。电路如图1所示[3]。

系统功能如下:系统按一定速率采集输入电压Ui, 经AD0809转换为8位数字量data;输入数据与通过CPLD/FPGA采样后输入单片机进行相关运算, 最后通过CPLD/FPGA送至DAC0832转换为ΔU;数据采集和处理均在数据采集系统控制器的管理下有序进行。工作速率由时钟信号CLK的速率决定。

1.2 单片机与CPLD/FPGA接口设计

单片机采用以总线方式与可编程芯片进行数据与控制信息通信, 此方式有许多优点[4]:

(1) 速度快。其通信工作时序是纯硬件行为, 对于MCS-51单片机只需一条单字节指令就能完成所需的读/写时序如MOV @DPTR A和MOV A @DPTR。

(2) 节省CPLD 芯片的I/O口线。如果将图中的译码器设置足够的译码输出以及安排足够的锁存器就能仅通过19 根I/O 口线在FPGA/CPLD 与单片机之间进行各种类型的数据与控制信息交换。

(3) 相对于非总线方式单片机的编程简捷控制可靠。

(4) 在FPGA/CPLD 中通过逻辑切换单片机易于与SRAM 或ROM 接口。这种方式首先由FPGA/CPLD与接口的高速A/D 等器件进行高速数据采样并将数据暂存于SRAM 中。采样结束后通过切换使单片机与SRAM 以总线方式进行数据通信以便发挥单片机强大的数据处理能力。

系统工作过程如下:ALE为地址锁存使能信号, 当下降沿来时, 将P0口将低8 位地址送入可编程芯片CPLD/FPGA 中的地址锁存器, 然后在P2口和P0口形成的16位地址及WR信号共同作用下, 将P0口的数据送入可编程芯片。单片机通过两条指令MOVX DPTR #ADDR和MOVX @DPTR A将数据写入芯片。在P2口和P0口形成的16位地址及RD信号共同作用下, 将AD0809转换后数据data送入单片机的P0口。单片机通过两条指令MOVX DPTR #ADDR和MOVXA @DPTR 将数据读入P0口。设置A/D转换器件片选信号ad_e和DA转换器件片选信号da_e, 设置数据输入/输出口data[7..0]。单片机与FPGA通信接口程序 (名为MCS51) 通过编译后, 生成的逻辑符号如图2所示。

CPLD使用EPM7128 时钟为16 MHz有源晶振, 首先使用CLK对复位信号采样, 8051的复位信号要求是高电平维持2个机器周期, 2个机器周期就是2×12=24个振荡周期, 对复位信号连续采样10次, 若是一直为高电平, 就产生片内复位使能信号。其他片内寄存器以这个复位信号做同步复位, 对WR, RD, ALE都做了采样, 避免毛刺干扰。

1.3 AD0809与CPLD/FPGA状态机接口设计

1.3.1 AD0809状态机功能设计

状态机的最简结构一般由两个进程构成, 即主控时序进程和主控组合进程[1]。一个进程描述时序逻辑输出, 另一个进程描述组合逻辑包括进程间状态值的传递逻辑以及状态转换值的输出。将AD0809与CPLD/FPGA的接口设计系统划分为两部分, 即数据单元和控制单元。数据单元包括保存运算数据和运算结果的数据寄存器, 也包括完成数据运算的组合逻辑电路。控制单元用来产生信号序列, 以决定何时进行何种数据运算, 控制单元要从数据单元得到条件信号, 以决定继续进行那些数据运算。数据单元要产生输出信号、数据运算状态等有用信号。数据单元和控制单元中, 有两个非常重要的信号, 即复位信号和时钟信号。复位信号保证了系统初始状态的确定性, 时钟信号则是时序系统工作的必要条件。状态机通常在复位信号到来的时候恢复到初始状态, 每个时钟到来的时候内部状态发生变化。从AD0809的初始状态开始, 也就是状态机复位以后开始的状态。在建立每个状态时都写出关于这个状态的文字功能描述, AD0809状态机功能描述与相应引脚的取值如下[5]:

S0态:初始状态, 选择通道1的模拟信号输入, ADDC=′1′, ALE=START=OE=LOCK=′0′;

S1态:通道锁存状态。ALE=′1′, START=OE=LOCK=′0′;

S2态:启动A/D转换状态。ALE=′1′, START=′1′, OE=LOCK=′0′;

S3态:A/D转换等待状态, ALE=START=′0′, OE=LOCK=′0′;

IF EOC=′0′保持当前状态不变, 继续等待A/D转换, ELSE转换结束, 进入下一状态;

S4态:数据输出允许状态, A/D转换完毕, 开启数据输出允许信号, ALE=′0′, START=′0′, OE=′1′, LOCK=′0′;

S5态:数据锁存状态, 开启数据锁存信号, 将转换结果送锁存器锁存, ALE=′0′, START=′0′, OE=′1′, LOCK=′1′;

S6态:延时状态, 为了保证数据可靠锁存, 延时一个时钟状态周期;ALE=′0′, START=′0′, OE=′1′, LOCK=′1′;

其他状态:返回到初始状态, ALE=START=OE=LOCK=′0′。

1.3.2 ADC0809状态机程序设计

ADC0809 为单极性输入, 8 位转换精度逐次逼进式A/D 转换器[4]。其采样速度为每次转换约100 μs。在转换开始前由地址锁存允许信号ALE 将3 位地址锁入锁存器中以确定转换信号通道。EOC 为转换结束状态信号, 由低电平转为高电平时指示转换结束, 此时可读入转换好的8 位数据。EOC 在低电平时指示正在进行转换。START 为转换启动信号, 上升沿启动。OE 为数据输出允许高电平有效。CLK 为ADC 转换时钟输入端口500 kHz 左右。为了达到A/D 器件的最高转换速度, A/D 转换控制器必须包含监测EOC 信号的逻辑, 一旦EOC 从低电平变为高电平即可将OE 置为高电平, 然后传送或显示已转换好的数据[D0..D7]。状态机由三个进程组成ADC, AD_STATE和DATA_LOCK。 ADC 是此状态机的主控组合逻辑进程, 确定状态的转换方式和反馈控制信号的输出工作过程中首先监测系统复位信号RST, 当其为高电平时使此进程复位至初始态ST0 。启动A/D 转换信号START 在状态ST3 搜索转换状态信号EOC 由0 变1 时即在状态ST4开启输出。使能信号OE 在下一状态使LOCK产生一个上跳沿从而在此时启动进程DATA_LOCK 将由0809 转换好的8 位数据锁进锁存器ADC_DATA。 根据时序电路图通过状态机设计程序完成与CPLD/FPGA芯片的连接。图3为状态机程序仿真结果。

1.4 BCD码转换与显示电路设计

当ADC0809的基准电压 (Vref) 为5.12 V时, 最小电压准位[6]是5.12/28=0.2 V。分析模拟输入电压与输出电压的对应关系可知, 当ADC0809的D[7..0]收到的数据信号为10000110 (即86H) 时, 则高4位1000为2.56 V, 而低4位0110为0.12 V, 所以最后的电压输出结果是2.68 V[7]。为了方便后续的电压数据显示, 在此将输出电压表示成12位的BCD码形式。将高4位数据D (7..4) 转换为对应的高12位BCD码H (11..0) ;将低4位数据D (3..0) 转换为对应的低12位BCD码L (11..0) [7]。在程序中首先用VHDL语言描述一个新的进程Process (regl) , 然后采用case…when…语句, 生成并行结构的电路。

将生成的高12位BCD码与低12位的BCD码相加, 得到12位的BCD码, 该结果即为所求的BCD码结果。如上述的2.56 V的BCD码是0010 0101 0110, 0.12 V的BCD码是0000 0001 0010, 所以相加的结果是0010 0110 1000, 即为2.68 V。因此在电路中必须设计一个12位的BCD码加法程序, 实现由8位二进制转换为12位BCD码硬件电路。在程序设计中应当注意的是BCD 码相加时, 由最低4位加起, 且每4位相加的结果超过1001时, 应加0110调整[9]。该段程序的描述是通过一个进程Process (HB, LB, CEN) 来实现。其中HB表示生成的高12位BCD码, LB表示生成的低12位BCD码, CEN表示系统提供的时钟信号。在时钟上升沿时刻进行BCD码相加, 并判断结果是否超过1001, 判断程序采用if…then…语句, 实现条件判断电路。按照图4完成BCD码程序转换设计。将以上两段程序进行组合, 最终获得由VHDL语言描述的BCD码转换程序。

1.5 A/D转换与BCD码合成系统电路

将A/D转换电路与BCD码转换电路组成统一系统, 通过硬件编程语言VHDL中的进程语句将编制成功的A/D转换电路描述语句和BCD码转换电路描述语句组合成一个整体程序, 通过Quartus Ⅱ软件生成系统图, 如图5所示。

A/D转换结果由3位十进制数表示, 每位十进制数由4位BCD码表示, 总共有12位BCD码输出。将电路输出BCDOUT (11..0) 分成BCDOUT (11..8) , BCDOUT (7..4) 和BCDOUT (3..0) 三部分, 通过三个进程Process () 分别用VHDL语言编程描述LED显示驱动。对整个系统进行波形仿真, 得到仿真波形如图6所示, 最后在GW48-CK实训开发系统完成功能验证。

2 结 语

将CPLD和微机控制技术相结合, 在智能仪表设计和控制系统设计领域提高了系统设计的灵活性, 缩短了产品开发周期, 同时使系统易于升级和扩展。因为采用了CPLD (复杂可编程逻辑器件) , 极大提高了系统I/O口利用率, 缩小了印刷电路板面积, 提高了系统集成度, 在多输入/多输出的数据采集和控制系统领域有十分广阔应用前景。

参考文献

[1]谭会生, 张昌凡.EDA技术及应用[M].2版.西安:西安电子科技大学出版社, 2004.

[2]李洪伟.基于QuartusⅡ的FPGA/CPLD设计[M].北京:电子工业出版社, 2006.

[3]付杨.MCS-51单片机与FPGA接口逻辑设计的VHDL实现[J].自动化与仪表, 2003 (5) :41-43, 55.

[4]潘松, 王国栋.VHDL实用教程[M].成都:电子科技大学出版社, 2001.

[5]赵曙光.可编程逻辑器件原理、开发与应用[M].2版.西安:西安电子科技大学出版社, 2006.

[6]张毅刚, 彭喜源.MCS-51单片机应用设计[M].哈尔滨:哈尔滨工业大学出版社, 1997.

[7]杨振江, 孙占彪.智能仪器与数据采集系统中的新器件及应用[M].北京:电子工业出版社, 2002.

[8]李秀梅, 李学华.以CPLD为控制核心的16位高精度数字电压表设计[J].半导体技术, 2003, 28 (5) :54-56.

[9]张瑾, 孙芹芝, 苏晓鹭.基于EDA技术的数字电压测量系统设计中几个关键问题的解决[J].辽宁师范大学学报:自然科学版, 2005, 28 (1) :49-51.

显示器接口的进化 篇8

传统的头 盔显示 / 瞄准系统 (Helmet Mounted Display and Sight System , HMDASS ) 是指头盔 显示器和 头盔瞄准 具组合起 来的系统 , 它既具有 头盔显示 器的功能 , 可以显示 笔划字符 和光栅图 像 , 也具有头 盔瞄准具 的功能 , 可以测量 和计算头 盔瞄准线 的位置[1]。 头盔瞄准 具确定头 盔瞄准线 ,用头盔瞄 准具产生 的信号驱 动在系统 中使用的 传感器 ,以使它指 向头盔同 一方向 。 来自传感 器的图像 显示在头 盔显示器 上 。 这样 ,通过头盔 瞄准具将 传感器耦 合到头盔 瞄准线 ,由传感器 产生的图 像通过头 盔显示器 显示给观 察者 ,从而形成 闭环系统 。

然而在现 代战争中 , 军事武器 的机动性 越来越强 , 单纯靠目 视来锁定 目标越来 越困难 ,并且需要 大量的计 算机运算 来提供精 度的保证 , 而事实上 , 使用者本 身的误差 使得系统 精度很难 高于5 mrad(RMS)。

头盔显示/瞄准系统 究其根本 是一个人 - 机交互的 系统 ,当前的头 盔显示/瞄准系统 已经发展 到 “ 所见即所 得 ” 的程度 , 为了更进 一步提高 系统性能 , 实现人机 同感 、人机合一 、人在回路 中 , “ 所思即所 得 ” 的人 - 机智能交互系统,本文设计了一种基于脑机接口(Brain-Computer Interface , BCI )[2]的头盔显 示/瞄准系统 。

在这个BCI系统中采 集了多种EEG信号 ,使用稳态 视觉诱发电位(Steady State Visual Evoked Potential ,SSVEP) 来快速选择打击目标,使用运动准备视觉诱发电位(Motion Onset Visual Evoked Potential , MOVEP ) 进行任务 分类 , 使用异步 运动想象 (Motion Image ,MI)[3]作为开关 , 实现自如 的EEG与传统控 制方式的 转换 。 实验验证 ,该系统具 有较好的 效果 。

1一种基于脑机接口的头盔显示/瞄准系统设计

针对脑电 信息获取 与解析的 脑机接口 技术研究 是人机协 同控制的 发展趋势 ,基于脑机 接口的头 盔显示/瞄准系统 设计的目 标旨在初 步实现人 机同感 、 人机合一 、 人在回路 中 ,“所思即所 得 ”的人-机智能交 互系统[4]。

其中多模 态BCI在线控制 系统以单 人多模态 人机融合 技术为基 础 , 以识别结 果和时序 为优化条 件 , 设计具有 自主更新 的任务分 配范式 ,通过构建 具有高效 的自适应 脑电信号 处理算法 以及实现 快速有效 的意识指 令编码及 通信 ,实现人机 智能融合[5]。 该系统工 作流程为 : 通过脑电 放大器采 集及记录 多模态脑 电信号 ;将原始脑 电信号进 行信号预 处理 ; 使用异步MI脑电信号 来识别任 务状态 ;根据任务 识别结果 判断信号 类型属于 指令编码 还是目标 编码 ; 针对目标 编码和指 令编码 , 使用SSVEP及MOVEP脑电信号 对应的特 征提取及 分类识别 算法 ; 将分类识 别结果转 化为指令 编码或者 目标编码 , 指令编码 可以对应 飞机各操 作指令 ,目标编码 对应雷达 锁定目标 选择 。 系统工作 流程如图1所示 。

( 1 ) 多模态脑 电信号采 集及记录

实验采用 美国Neuroscan公司生产 的64导EEG采集分析 系统进行 实验设计 和EEG信号采集 。 该系统包 括用于采 集EEG信号的Quik-cap电极帽 、Syn Amps2专用EEG信号放大 器 ,该采集系 统的精度 较高 。

( 2 ) 信号预处 理

由于脑电 信号具有 非线性 、 非平稳性 且易受干 扰的特点 , 单纯采用ICA分解得到 的IC在排序上 具有不确 定性 、 运算速度 较低等因 素 , 故采取伪 迹识别与ICA相结合的 预处理算 法 。

算法的基 本思想 : 记录各被 试主动眼 动的信号 , 选取有代 表性的眼 动信号的 空间分布 作为先验 知识 ; 求ICA分解出的 各个独立 成分的空 间分布与 先验知识 中眼动的 空间分布 的相关系 数 ,把相关系 数大于一 定阈值的 认定为眼 电伪迹 ; 再将这些 眼电伪迹 成分予以 去除 , 将得到没 有伪迹的 数据 。

( 3 ) 使用异步MI脑电信号 识别任务 状态

μ 、β 节律的ERD现象是目 前运动想 象分类算 法设计中 最主要的 特征之一 ,其基本原 理是人在 进行运动 或者想像 运动时 , 会导致相 应运动皮 层功能区EEG信号中 μ(8~14 Hz)、β(18~30 Hz)频段能量 的下降 。 当停止运 动或者想 象运动时 ,上述频段 能量则会 恢复 。 这种频域 能量的变 化一般称 为事件相 关同步与 去同步现 象 (Event -Related Desynchronization/Synchronization ,ERD/ERS)。 根据这一 原理 , 通过设计 合理的空 域滤波器 进行 μ、β 节律的ERD特征提取 与分类 , 以及通过 在线频谱 能量估计 进行 μ 和 β 节律频段 优化选择 , 实现两类 运动想像 任务的在 线异步检 测 ,可以识别 两种任务 状态 。

被试执行 运动任务 时的大脑 活动分布 如图2所示 。

图2中A为右手实 际运动 ,B为右手运 动想像 ,C为被试休 息 (实线 )与想象 (虚线 )条件下的 电压频谱 ,D为对应的r2频谱 。

( 4 ) 使用SSVEP来快速选 择打击目 标 , 使用MOVEP进行任务 分类

SSVEP具有明显 的周期性 特征 , 给受试者 提供一个 特定频率 的视觉刺 激时 ,将在视皮 层诱发出 频率跟随 特性的SSVEP信号 ,因此在枕 区记录到 的脑电信 号的功率 谱将在刺 激频率处 出现明显 的谱峰 。 试验研究 发现 , SSVEP频谱包含 有一系列 与刺激频 率成整数 倍关系的 频率成分 , 其中以基 频和二倍 频成分最 为显著 , 并可由此 设计基于SSVEP的目标选 择原型范 式 。系统提供 给受试代 表不同意 义的以不 同频率闪 烁的多个 方块图形 ,并通过脑 电信号频 率的检测 来确定注 视目标的 选择 。

典型的Motion-onset VEP信号包含3个主要的 信号特征 :P1、N2、P2。 N2主要出现 在60 ms~200 ms,是很显著 的信号特 征 , 产生于颞 枕区并与 顶叶皮层 区域相关 。 P2主要出现 在240 ms左右 , 其强度随 着视觉运 动刺激的 复杂程度 的上升而 上升 。

当被操控 人员注视 着目标模 块时 , 模块内的 可视目标 的短暂运 动会诱发 出MOVEP信号 , 其是与该 动作的开 始相锁定 关联的 ,其信号幅 值远大于 周围其他 模块信号 。 因此 ,EEG数据段里 包含有与 所选目标 的动作起 始时刻锁 定的MOVEP信号 , 其具有显 著的动作 相关VEP特征 。 通过VEP特征能够 找到操控 者在当前 状态下所 注视的任 务模块 ,从而确定 目标 ,给出结果 。

2系统实验与结果

2.1系统实验

2 . 1 . 1 SSVEP

实验流程 如下 : 操控者坐 于监视器 前1.2 m处 , 头戴实时EEG电极帽进 行EEG数据采集 。 监视器显 示一组频 率刺激图 像 , 实验开始 后 , 各频率块 以不同的 频率闪烁 ,同时要求 操控者在 一个实验 中集中注 意力观察 自己选择 的目标框 。

由于个体 的差异 ,在进行基 于SSVEP-BCI系统设计 之前 ,需要对操 控者进行 刺激频率 的选择 。 由于在频 率域上每 个操控者 可用的频 率并不是 太多 ,为了实现 多任务的 操控目的 , 在实验中 采用多频 序列编码 范式 , 其利用频 率在时间 尺度上的 置换完成 对SSVEP-BCI系统刺激模 块的编码,是一种周期性的直 接编码方案[6]。

多频序列 编码原理 如图3所示 。

2 . 1 . 2 MOVEP

MOVEP的刺激形 式如图4所示 , 4号位的一 条线从方 框右边向 左边快速 移动 , 在本系统 中 , 线从右到 左的移动 时间是250 ms。 若被试注 意线起始 出现的时 刻 ,那么在后顶部位的电极处便可记录到MOVEP特征信号。

由于被试 间的N200和P200的潜伏期 存在差异 , 为了优化 系统的性 能 , 根据双样 本t检验和ANOVA方法为每 个被试选 取最优的 时间窗 。 在优化后 的时间窗 内 , 按一定的 降采样率 提取特征 点 。

MOVEP时域信号 特征如图5所示 。

图5是从P3电极处采 集的EEG信号经过 叠加平均 后的信号 特征图 , 其中实线 代表目标 刺激的EEG信号 , 虚线代表 非目标刺 激的EEG信号 。

2.2实验结果

通过实验 验证SSVEP-BCI系统目前 达到的技 术指标为 :(1) 能实现对 屏幕上同 时出现的6种目标进 行区分选择;(2)控制精确度大于80%;(3)锁定时间约500 ms。

MOVEP - BCI系统目前 达到的技 术指标为 : ( 1 ) 能实现对 屏幕上同 时出现的6种任务进 行区分选 择 ; (2) 控制精确 度大于80%;(3)任务选择 时间约500 ms。

3小结