电路计算

2024-08-20

电路计算（精选十篇）

电路计算篇1

系统仿真为一些复杂系统创造了一种计算机实验环境, 使系统的未来性能测度和长期动态特性, 能在相对极短的时间内在计算机上得到实现。它通过对所研究系统的认识和了解, 抽取其中的基本要素的关键参数, 建立与现实系统相对应的仿真模型, 经过模型的确认和仿真程序的验证, 在仿真试验设计的基础上, 对该模型进行仿真试验, 以模拟系统的运行过程, 观察系统状态变量随时间变化的动态规律性, 并通过数据采集和统计分析, 得到被仿真系统参数的统计特性, 据此推断和估计系统的真实参数和性能测度, 为决策提供辅助依据[1]。

近年来, 随着计算机硬件性能的不断提升和计算机软件技术的飞速发展, 利用计算机进行实验系统仿真成为一种国际潮流, 国内也逐步开始了这一方面的工作。目前在自动控制、通信等方面的课程已经有相当一部分的实验内容通过仿真实验来实现, 但是在计算机硬件方面的实验仿真相对不足[2], 为此, 通过《计算机硬件实验仿真环境的实现》课题的研究, 实现了一个计算机硬件电路实验环境的仿真, 获得教学成果二等奖。

1 定时器任务的功能模块

操作系统本身提供了定时器功能调用, 但是这些功能调用往往不能满足应用系统对定时器的要求, 因此在应用系统中创建一个独立的定时器用于管理任务是非常必要的。如图1所示, 定时器任务主要包括两部分:定时器处理任务和为其它任务提供的操作定时器的接口。定时器处理任务在每次触发后, 根据存储的数据, 检查并发送时超通知。定时器接口是其它任务进行定时器操作的接口。在某些系统的设计中, 采用向定时器任务发送消息的方式来操作定时器。

2 定时器/计数器的仿真

由于Matlab的强大功能, 目前的控制技术研究大都利用Matlab/Simulink进行控制规律的设计、开发。控制理论的教学实验也要利用Matlab软件对控制系统进行仿真分析。Siumlink是MATLAB的一个共生产品, 具有相对独立的功能和使用方法, 可用作建模、分析和仿真各种动态系统的交互环境, 通过Simulink提供的丰富模块资源和工具箱资源, 用户很方便地建立了仿真模型。在利用MATLAB中的有关工具箱进行的模糊控制系统仿真研究中, 系统的建立通常是利用其提供的模糊仿真模块。虽然它比较直观, 但仿真过程缓慢, 且结构复杂, 不易修改[3]。本文提出了利用Simulink实现计算机定时电路仿真的一种方法。利用Simulink的模块库中的现有模块, 对这些模块进行修改、重新封装, 构建所需要的电路, 一方面简化了数字仿真过程, 另一方面又扩展了Simulink的应用领域。

2.1 定时器/计数器的仿真原理

微型机应用系统中, 常常会遇见定时、计数问题, 可编程定时器/计数器芯片就是用软、硬技术相结合的方法实现定时和计数控制, 通过编程设定和提供不同时间长度的脉冲, 并可以灵活改变脉冲频率或时间常数等, 以实现定时和计数控制。不同的电路有不同的内部结构和工作模式。以Intel 8253为例, 其内部有3个计数器, 每个计数器通过3个引脚和外部联系。每个计数器内部有1个8位的控制寄存器CR、1个16位的计数初值寄存器CR、1个计数执行部件CE和1个输出锁存器OL。

Intel 8253执行部件实际上是一个16位的减法器, 它的起始值就是初值寄存器的值, 而初值寄存器的值是通过程序设置的。输出锁存器OL用来锁存计数执行部件CE的内容, CPU可以对它进行读操作。CR、CE和OL都是16位寄存器, 也可以作8位寄存器来用, 这样, 在8位数据总线的情况下8253仍然适用。CPU可以通过输入/输出指令对8253的内部寄存器进行访问。

2.2 定时器/计数器仿真电路的构建

仿真系统的研究主要有二种:一是将实际系统简化成数学模型, 再编程进行仿真计算;二是利用MATLAB下的Simulink编程来计算。本系统采用Simulink进行仿真, 仿真电路主要由定时器/计数器子系统、显示模块、示波器、片选信号、计数初值设置电路、发光二极管等组成。在设计过程中, 定时器/计数器子系统使用使能子系统的形式, 在其中采用了自定义函数和延时子系统。定时器/计数器子系统的设计过程为:首先选择Simulink中的使能子系统, 然后在使能子系统中添加Simulink中的自定义函数模块和延时模块, 根据本电路的需要进行函数的自定义和延时参数的合理设置, 之后对这些模块进行封装, 得到所需的使能子系统。工作过程为:使能信号undefined作为定时器/计数器芯片的片选信号, 选中低电平 (Low) 有效, 高电平 (High) 无效。计数初值从Source输入到定时器/计数器芯片的计数初值寄存器, 通过计数执行部件减1直到0为止输出信号, 通过发光二极管输出时超信号, 通过输出口为其它任务提供操作定时。仿真电路如图2所示。

2.3 定时器/计数器的仿真电路的运行结果

运行此系统后, 可以看到RedStart的闪烁。假定计数初始值为5, 即从初始值5开始计数器减1直到0为止, 产生低电平, RedStart熄灭。计数器的数值变化可以在显示模块 (Display1～5) 中直接得出, 如图3所示;也可以在示波器 (Final Output) 中得到其数值的变化, 如图4所示。

3 结束语

通过实验仿真, 学生可以很直观地了解实验目的、要求、连线, 并可通过模拟显示搞清实验的最终目标, 可以避免由于操作不当引起设备的损坏。同时软件仿真还可以发挥学生的创新能力、主观能动性, 将原先被动接受实验变为主动设计实验参数、自己设计新颖的实验电路, 从而更有针对性地投入到具体实验, 提高了学生的实验兴趣。

用Simulink实现可编程接口仿真系统模型的过程简单、直接, 不需要复杂的编程或函数调用, 只需要了解每个芯片的工作原理和工作方式, 然后使用Simulink库中的功能模块就可以建立仿真模型, 并能够达到较好的仿真效果。

参考文献

[1]Lech Znamirowski, Olgierd A Palusinski, Sarma B K Vrudhula.Pro-grammable Analog/Digital Arrays in Control and Simulation[J].Ana-log Integrated Circuits and Signal Processing, 2004, 39 (4) :55-73.

[2]陶玲, 叶继华, 聂承启.可编程接口芯片的仿真[J].科技广场, 2005, 16 (12) :60-63.

谈复杂电路分析计算方法篇2

基尔霍夫电压定律(Kirchhoff’s voltage law)简称KVL,是电路分析计算的基本方法。其内容是:电路的任一瞬间,任一回路的各支路电压的代数和为零。其数学表达式为∑u(t)=0,在直流情况下,则有∑u=0。

图1所示电路有三个网孔,欲求六个支路电流,如果以各支路电流为变量,用上述KVL来分析计算,那么,需要六个联立方程,求解比较困难。如果用设想的网孔电流替代实有的支路电流,以网孔电流为变量,那么,需要三个联立方程,减少联立方程数,便于求解。而每个支路电流等于该支路网孔电流的代数和。因此,先求出网孔电流,也就可以求得支路电流。设定图1中三个网孔电流为Im1、Im2、Im3,其绕行方向均为顺时针。

在网孔Im2中,以网孔电流Im1为参考方向,Im1在该网孔各支路上产生的电压有R1Im1、R4Im1、R5Im1;Im2绕行方向与Im1相反,Im2在该网孔R5上产生的电压为-R5Im2;Im3绕行方向与Im1相反,Im3在该网孔R1上产生的电压为-R4Im3;因此,该网孔KVL方程如下:

R1Im1+R4Im1+R5Im1-R5Im2-R4Im3-US1+US4=0

在这上述网孔KVL方程中,各支路电压有三类:一是网孔电流Im1在该网孔R1、R4、R5支路上产生的电压R1Im1、R4Im1、 R5Im1;二是相邻网孔电流Im2、Im3分别在公共支路R4、R5上产生的电压-R5Im2和-R4Im3;三是电压源电压-US1、US4。

同理,网孔Im2、Im3的KVL方程如下:

R2Im2+R5Im2+R6Im2-R5Im1-R6Im3+US2=0

R3Im3+R4Im3+R6Im3-R4Im1-R6Im2+US3-US4=0

从上述三个网孔的KVL方程中,可以得知,网孔的各支路电压包括本网孔电流在各支路上产生的电压、相邻网孔电流在公共支路上产生的电压、电压源电压。在网孔电流和电压源的作用下,电路的任一瞬间,任一网孔的各支路电压的代数和为零,且称之为网孔KVL。其数学表达式为∑um(t)=0

在直流情况下,则有∑um=0

对应地,网孔KVL的相量模型为 ∑um=0

网孔的各支路电压的正负号判断方法:本网孔电流在各支路上产生的电压总是正的;相邻网孔电流在公共支路上产生的电压和电压源电压方向与网孔电流的绕行方向相同时取正,反之取负。

二、网孔KVL应用举例

网孔KVL的解题步骤归纳如下:

选定网孔电流绕行方向及各支路电流的参考方向。

电流源,那么,可根据已知条件,列出约束方程。

解网孔联立方程,求得各网孔电流。

求出各支路电流。支路电流等于流过该支路的网孔电流的代数和。

一般地,以支路电流的参考方向为正,

与之同向的网孔电流取正,反之取负。

例求图2电路中的各支路电流。

分析:该电路有三个网孔,对应地选定Im1、Im2、Im3分别表示,其绕行方向均为顺时针。各网孔中的各支路电压如下表:

解:选定各网孔电流绕行方向均为顺时针,各支路电流的参考方向如图所示。

根据网孔KVL,列各网孔方程

网孔Im1,(0.1+0.2+2)Im1-0.2Im2-2Im3-12+7.5=0

网孔Im2,(0.2+0.1+6)Im2-0.2Im1-6Im3-7.5+1.5=0

网孔Im3,(2+6+10)Im3-2Im1-6Im2=0

解以上网孔联立方程,得Im1=3A Im2=2A Im3=1A

从而可得

I1=Im1=3A

I2=Im1-Im2=3-2=1A

I3=Im2=2A

I4=Im1-Im3=3-1=2A

I5=Im2-Im3=2-1=1A

I6=Im3=1A

三、需要注意的问题

KVL以电路实有的支路电流为变量,它是分析电路的基本方法,但对于复杂电路,支路电流比较多,联立方程多,求解比较困难,所以它适用于简单电路的分析计算。而网孔KVL,以设想的网孔电流为变量,减少求知数,联立方程相对少,便于分析计算复杂电路。但要注意,运用网孔KVL,列网孔KVL方程时,除了要考虑网孔电流在本网孔各支路产生的电压,还要考虑相邻网孔在公共支路上产生的电压。

硬件电路时序计算方法与应用实例篇3

在高速数字电路设计中, 由于趋肤效应、临近干扰、电流高速变化等因素, 设计者不能单纯地从数字电路的角度来审查自己的产品, 而要把信号看作不稳定的模拟信号。采用频谱分析仪对信号分析, 可以发现, 信号的高频谱线主要来自于信号的变化沿而不是信号频率。例如一个1MHz的信号, 虽然时钟周期为1微秒, 但是如果其变化沿上升或下降时间为纳秒级, 则在频谱仪上可以观察到频率高达数百兆赫兹的谱线。因此, 电路设计者应该更加关注信号的边沿, 因为边沿往往也就是信号频谱最高、最容易受到干扰的地方。

在同步设计中, 数据的读取需要基于时钟采样, 根据以上分析, 为了得到稳定的数据, 时钟的采样点应该远离数据的变化沿。

图1是利用时钟C L K的上升沿采样数据D A T A的示例。D ATA发生变化后, 需要等待至少Setup时间 (建立时间) 才能被采样, 而采样之后, 至少Hold时间 (保持时间) 之内DATA不能发生变化。因此可以看出, 器件的建立时间和保持时间的要求, 正是为了保证时钟的采样点远离数据的变化沿。如果在芯片的输入端不能满足这些要求, 那么芯片内部的逻辑将处于非稳态, 功能出现异常。

2 时序分析中的关键参数

为了进行时序分析, 需要从datasheet (芯片手册) 中提取以下关键参数:

●Freq:时钟频率, 该参数取决于对芯片工作速率的要求。

●Tcycle:时钟周期, 根据时钟频率Freq的倒数求得。Tcycle=1/Freq。

●Tco:时钟到数据输出的延时。上文提到, 输入数据需要采用时钟采样, 而输出数据同样也需要参考时钟, 不过一般而言, 相比时钟, 输出的数据需要在芯片内延迟一段时间, 这个时间就称为Tco。该参数取决于芯片制造工艺。

●Tsetup (min) :最小输入建立时间要求。

●Thold (min) :最小输入保持时间要求。

除以上五个参数外, 时序分析中还需要如下经验参数:

●Vsig:信号传输速度。信号在电路上传输, 传输速度约为6英寸/纳秒。

时序计算的目标是得到以下两个参数之间的关系:

●T ight-data:数据信号在电路板上的走线延时。

●Tflight-clk:时钟信号在电路板上的走线延时。

以上参数是进行时序分析的关键参数, 对于普通的时序分析已经足够。

3 源同步系统的时序计算

源同步系统指数据和时钟是由同一个器件驱动发出的情况, 下图是常见的源同步系统拓扑结构:

该系统的特点是, 时钟和数据均由发送端器件发出, 在接收端, 利用接收到的时钟信号CLK采样输入数据信号DATA。

源同步系统的时序计算公式为[1]:

时序计算的最终目标是获得Tflightdata-Tflight-clk的允许区间, 再基于该区间, 通过Vsig参数, 推算出时钟信号和数据信号的走线长度关系。

4 SPI4.2接口时序分析

SPI4.2[2] (System Packet Interface Level4, Phase 2) 接口是国际组织OIF制定的针对OC192 (10Gbps) 速率的接口。目前广泛应用在高速芯片上, 作为物理层芯片和链路层芯片之间的接口。SPI4.2的接口定义如下:

S P I 4.2接口信号按照收、发方向分为两组, 如图3中, 以T开头的发送信号组和以R开头的接收信号组。每组又分为两类, 以发送信号组为例, 有数据类和状态类, 其中数据类包含TDCLK、TDAT[15:0], TCT L, 状态类包含TS C L K, TSTAT[1:0]。

其中, 状态类信号是单端LVL信号, 接收端利用TSCLK的上升沿对TSTAT[1:0]采样, 方向为从物理层芯片发往链路层芯片;数据类信号是差分LVDS信号, 接收端利用TDCLK的上升沿与下降沿对TDAT[15:0]和TCTL采样, 即一个时钟周期进行两次采样, 方向为从链路层芯片发往物理层芯片。

由于接收信号组与发送信号组的时序分析类似, 因此本文仅对发送信号组进行时序分析。

在本设计中, 采用Vitesee公司的VSC9128作为链路层芯片, VSC7323作为物理层芯片, 以下参数分别从这两个芯片的Datasheet中提取出来。

●状态类信号的时序分析

对状态类信号, 信号的流向是从物理层芯片发送到链路层芯片。

第一步, 确定信号工作频率, 对状态类信号, 本设计设定其工作频率和时钟周期为:

Freq=78.125MHz;

Tcycle=1/Freq=12.8ns;

第二步, 从发送端, 即物理层芯片手册提取以下参数[3]:

-1ns

第三步, 从接收端, 即链路层芯片手册提取建立时间和保持时间的要求:[4]

Tsetup (min) =2ns;

Thold (min) =0.5ns;

将以上数据代入式1和式2:

整理得到:

基于以上结论, 同时考虑到Vsig=6inch/ns, 可以得到如下结论, 当数据信号和时钟信号走线长度关系满足以下关系时, 状态类信号的时序要求将得到满足:TSTAT信号走线长度比TSCLK长9英寸, 但最多不能超过49.8英寸。

●数据类信号的时序分析

对数据类信号, 信号的流向是从链路层芯片发送到物理层芯片。

第一步, 确定信号工作频率, 对数据类信号, 本设计设定其工作频率为:

Freq=414.72MHz;

与状态类信号不同的是, 数据类信号是双边沿采样, 即, 一个时钟周期对应两次采样, 因此采样周期为时钟周期的一半。采样周期计算方法为:

Tsample=½*Tcycle=1.2ns;

第二步, 从发送端, 即链路层芯片手册提取以下参数[4]:

-0.28ns

第三步, 从接收端, 即物理层芯片资料可以提取如下需求[3]:

Tsetup (min) =0.17ns;

Thold (min) =0.21ns;

将以上数据代入式1和式2, 需特别注意的是, 对数据类信号, 由于是双边沿采样, 应采用Tsample代替式中的Tcycle:

整理得到:

基于以上结论, 同时考虑到Vsi=6inch/ns, 可以得到如下结论, 当数据信号和时钟信号走线长度关系满足以下关系时, 数据类信号的时序要求将得到满足:TDAT、TCTL信号走线长度比TDCLK长2.94英寸, 但最多不能超过4.5英寸。

5 结论

高速电路中的时序设计, 虽然看似复杂, 然而只要明晰其分析方法, 问题可以迎刃而解。

参考文献

[1]王剑宇.高速电路设计实践[M].电子工业出版社, 2010:131

[2]Optical Internetworking Forum.Implementation Agreement:OIF-SPI4-02.0[J].OIF, 2002:1-5

[3]Vitesse.VSC7323 Datasheet[J].Vitesse, 2006:306~312

电路计算篇4

一、设计课题：《简易函数信号发生器的设计》

二、设计方案及要求。

1.设计目的（1）、掌握信号发生器的设计方法和测试技术。

（2）、了解单片函数发生器的工作原理和应用，了解内部组成原理。用模拟器件模拟电路。

（3）、学会安装和调试分立元件与集成电路组成的多级电子电路小系统。

2.设计技术指标与要求

（1）、基本要求：

A、电路能输出正弦波、方波和三角波等三种波形；

B、输出信号的频率要求可调；

C、拟定测试方案和设计步骤；

D、根据性能指标，计算元件参数，选好元件，设计电路并画出电路图；E、写出设计性报告。

（2）、技术指标

频率范围：100Hz-1KHz，1Kz-10KHz；

输出电压：正弦波Upp≈3 V 幅度连续可调;

三角波Upp≈5 V 幅度连续可调;

方波Upp≈14 V 幅度连续可调.波形特性：

方波上升时间小于2s；

三角波非线性失真小于1%；

正弦波谐波失真小于3%。

3.设计提示

（1）基本原理

函数发生器的组成函数发生器一般是指能自动产生正弦波、方波、三角波的电压波形的电路或者仪器。电路形式可以采用由运放及分离元件构成；也可以采用单片集成函数发生器，本课题设计采用前者。根据用途不同，有产生三种或多种波形的函数发生器，本课题介绍方波、三角波、正弦波函数发生器的方法。

（2）设计方案提示

可通过集成运算放大器与晶体管差分放大器组成方波-三角波-正弦波。可

以先产生正弦波，然后通过整形电路将正弦波变换成方波，再由积分电路将方波变成三角波；也可以先产生三角波，在通过微分电路将三角波变换为方波，再将方波变换成正弦波；也可以先产生方波，再通过积分电路将方波变换成三角波，再将三角波变化成正弦电路。

三、时间安排

学习简易函数信号发生器原理…………………………1.5天设计………………………………………………………2.5天总结与编写设计说明书……………………………………………… 1天

四、设计完成内容

设计说明书（不少于2500字）：

1）设计目的、任务

2）设计方案及元件选择

3）总体功能说明、各单元电路图及功能说明、参数选择

五、设计环节考勤：

每天上午8：20-11：50，下午2：00-4：30必须在所安排的设计地点进行设计，由班长负责考勤，老师抽查。

六、设计地点

电路计算篇5

关键词：变压器绕组；谐波畸变；感应滤波；等值电路

在电解、化工、冶金等大功率整流系统中，存在谐波污染严重、功率因数较低、损耗高等问题＼[1-3＼].为解决这些问题，文献＼[4＼]提出了一种基于感应滤波技术的集成化12脉波工业整流机组，其通过消除变压器铁芯谐波磁通的原理进行滤波，不但能够改善电网的电能质量，同时能够大大降低谐波和无功功率给变压器带来的发热、振动、噪声和损耗等不良影响，从而提高整流系统的效率及其稳定性＼[5-8＼].

基于感应滤波技术的集成化12脉波工业整流机组的核心部件为集成化感应滤波整流变压器，其结构及关键设计比较复杂，相比传统的12脉波整流变压器，增加了一个具有零阻抗设计的滤波功补绕组，但是其具有集成度高、造价低和体积小的优点，具有重要的研究价值和广泛的应用前景＼[4＼].

针对这种具有特殊结构的新型整流变压器，本文对其等值电路进行了推理计算，以期为分析新型整流变压器的各种运行特性提供有效的工具.并在Matlab/Simulink中的电力系统仿真模块（PSB）建立了新型整流变压器的等值电路，通过仿真验证了等值电路的正确性.研究结果表明，虽然集成化感应滤波整流变压器的绕组多，但是其等值电路可以用简单明了的射线形电路来表示，这有利于对基于感应滤波技术的集成化12脉波工业整流机组的换相电抗计算、短路电流计算和保护方案设计等.

摘要：针对一种具有滤波功补绕组的新型整流变压器的等值电路进行推理计算.首先分析了四绕组变压器的多边形基本等值电路；其次依据新型整流变压器的独特设计推理了其射线形简化等值电路；最后在Matlab/Simulink电力系统仿真模块（PSB）中建立了新型整流变压器的等值电路模型，通过仿真验证了等值电路的正确性.得出的射线形等值电路简单明了，为分析新型整流变压器的各种运行特性提供了有效的工具.

关键词：变压器绕组；谐波畸变；感应滤波；等值电路

基于多谐振荡电路周期计算的分析篇6

555 构成的多谐振荡器周期的计算

电路组成

图1 为555 定时器所组成的多谐振荡电路, 其结构是由数模混合的集成电路555 和外接元件R1、R2、电容C两部分构成。其中虚线框部分为555 定时器的内部结构, 它含有两个电压比较器C1 和C2、一个基本RS触发器、一个放电三极管V及缓冲器G4。比较器的参考电压由三个阻值为5kΩ 的电阻构成的分压器提供, 它们分别使高电平比较器C1 的同相输入端和低电平比较器C2 的反相输入端的参考电平为 (2/3) Vcc和 (1/3) Vcc。C1 与C2 的输出端控制RS触发器的状态和放电开关管的状态。当输入信号自第⑥脚输入并超过 (2/3) Vcc时, 触发器复位, 555 的输出端第③脚输出低电平, 同时放电开关管导通;当输入信号自第②脚输入并低于 (1/3) Vcc时, 触发器置位, 555 时基电路的第③脚输出高电平, 同时放电开关管截止。

工作原理

可见, 振荡器在电容充电时, 输出高电平;电容放电时, 输出低电平, 这样通过电容器不断地充电、放电, 就能将直流形式的电能变为矩形波形式的电能。

振荡周期的计算

由工作波形图 (2) 可知, 振荡器的振荡周期T=T1+T2, 其中T1为电容充电时间, T2为电容放电时间。那么T1、T2又等于多少呢?下面我们首先来算放电时间T2:由于放电过程指的是电容C两端电压从 (2/3) Vcc降到 (1/3) Vcc, 即电容充电只是充到 (2/3) Vcc, 放电只放到 (1/3) Vcc时电路就发生翻转。故根据电路理论的RC一阶电路的零输入响应公式

集成门电路构成的多谐振荡器周期的计算

对称式多谐振荡器

(1) 电路组成及工作原理

由CMOS门电路构成的对称式多谐振荡器电路如图3 所示, 它是由两个反相器G1、G2 和两个耦合电容C1、C2 以及两个反馈电阻R1、R2 组成的正反馈电路, 通常令C1=C2=C, R1=R2=R。其工作过程是:假设在t=0 时接通电源的瞬间, 由于某种原因 (扰动) 使ui1有微小的正跳变, 即ui1迅速跳变为高电平UOH, 从而使uo1迅速跳变为低电平UOL, 因电容C1 的耦合作用, 使ui2也迅速跳变为UOL, 导致uO2迅速跳变为UOH, 通过C2 的作用, 使ui1维持高电平, 即电路发生如下正反馈过程:

电路进入第一个暂稳态。

随后uO2的高电平一方面通过R2 给C1 充电, 如图3 所示, 极性左“-”右“+”另一方面通过C2、R1 支路给C2 反向充电, 极性左“-”右“+”从而使ui2 增大;ui1下降。随着C1 两端电压的增大, ui2从UOL逐渐上升;随着C2 两端电压的负向增加, ui1从UOH逐渐下降, 在ui2没有增大到G2 的开门电平UTH时, uO2仍维持高电平不变, uo1维持低电平 (0 ~ t1期间) 。在t=t1时刻, ui2增大到了G2 的开门电平UTH, 使uO2下跳为低电平UOL, 因C2 的耦合作用, ui1也跟着下跳为低电平, uo1上跳到高电平, 由于C1 的作用, ui2也跳为高电平, 使uO2跳变为低电平, 即发生如下正反馈过程:

电路进入第二暂稳态。 (t1~ t2期间) 随后uo1的高电平一方面通过R1 给C2 充电, 如图4 所示, 极性左“+”右“-”使ui1上升, 另一方面通过R2 给C1 反向充电 (即C1 放电) 使ui2下降。在t=t2时刻, ui1上升到G1 的开门电平UTH时, uO1下跳为低电平UOL, 因C1 的耦合作用, ui2也跟着下跳为低电平, uo2上跳到高电平, 电路又进入第一个暂稳态。这样电路将在两个暂稳态之间不断地循环往复, 在输出端得到矩形脉冲。其工作波形如图5 所示。

(2) 振荡周期的计算

2.非对称式多谐振荡器

(1) 电路组成

由TTL门电路组成的非对称式多谐振荡电路如图6 所示, 它是由非门G1、G2、G3 和定时电路元件R、C组成, 从G3 输出矩形波信号。其中Rs是为避免定时电容器C反向放电时有可能造成门电路G3 损坏的保护电阻。

(2) 工作原理及振荡周期的计算

设TTL与非门的=3.5v, =0.3v, 阈值电平=1.4v。假设t=0时, G3的输出uo为低电平0, 故uuoi=也为低电平0, 所以uo1为高电平, uo 2为低电平, 因电容两端电压不能突变, 故uA在维持uo1 (ui 2) 为高电平瞬间也为高电平, 因Rs很小, 一般认为uA≈ui3, 使G3 的输出低电平, 于是电路进入正反馈过程。

第一个暂稳状态 (t1~ t2) :首先在t=t1 时刻, 假设ui (uo) 有一个正跳变, 即由0 上跳到1, 则uo1 (ui 2) 由1 下跳到0 (即uo1的电位从3.5v变为0.3v, 实际下降了3.2v。uo 2由0 上跳到1, 根据电容C的电压不能跃变的特点知, 此时的uA也由原来的1.4v下跳3.2v, 则A点电位uA=1.4 - 3.2= - 1.8v, 所以这一瞬间电容两端电压uc (0+) =uA-uo1=-1.8-0.3=-2.1V, 其次uo 2的高电平通过R给电容C充电, 极性左“-” 右“+”, 结果使A点电位逐渐上升, 电路进入第一暂稳态过程。在没有上升到G3 的阈值电平1.4v时, G3 的输出依然为高电平, uo1仍为低电平, uo 2也为高电平, 充电继续, 此时电容两端充得的电压为uc (t) =uA-uo1=1.4-0.3=1.1V。当经过无限长时间后, 电容充电结束, 其两端电压uc (∞) =3.5-0.3=3.2V, 由RC一阶电路的三要素法得:

两边取自然对数

第二个暂稳状态 (t2 ~ t3) :在t=t2 时刻, 电容C充电到使uA=1.4V时, G3 门打开, 其输出uo (ui) 由高电平1 跳为低电平0, 电路进入第二暂稳状态。同时使uo1 (ui 2) 由0 上跳到1 (即uo1的电位从0.3v变为3.5v, 实际上升了3.2v) 。uo 2由1 上跳到0, 因电容C两端的电压不能突变, 所以A点电位uA也将上跳3.2V, 即由原来的1.4v上升3.2V, 故此时的uA=1.4+3.2=4.6V, 则这一瞬间电容两端电压为uc (0+) =uo1-uA=3.5-4.6=-1.1V, 随后由于uo1为高电平, uo 2为低电平。uo1的高电平通过R对C进行反向充电 (即电容C放电) , 极性左“+”右“-”, 所以A点电位下降, 在uA没有下降到1.4v时, G3 门依然没有关闭, 输出仍为低电平, uo1仍为高电平, 电容C继续反向充电, A点电位继续下降, 在没降到1.4v时, 电容的放电过程没有结束, 那么这一过程中电容两端电压:, 当经过无限长时间后, 电容反向充电 (放电) 完毕, 此时电容两端电压:, 故根据RC一阶电路的三要素法得:

所以振荡周期

当A点电位降到1.4v时, 即从t3 时刻起, G3 门关闭, 输出高电平, 反向充电结束, 电路开始重复第一个暂稳态过程。这样由于电容C的充电、放电在不断地往复循环, 最终在输出端uo得到连续的矩形波脉冲。

结束语:综上分析可知, 多谐振荡器的工作过程实质上是通过电容器的充电、放电在两个暂稳态之间相互交替, 自行产生方波或矩形波脉冲。由于方波或矩形波中含有频率丰富的高次谐波, 故称为多谐振荡器。同时因多谐振荡器的工作过程不存在稳定状态, 所以又叫无稳态电路。但值得注意的是, 由不同系列的门电路 (如CMOS和TTL) 所组成的结构不同的多谐振荡器, 因其阈值电平和输出的高低电平、的值不同以及充放电路径不一样, 其计算周期的式子也就随之改变, 因此使用时切不可生搬硬套。

如何运用欧姆定律进行电路的计算篇7

例1如图1所示,开关S闭合后,电压表V1的示数是6V,电压表V2的示数是2 V,若R1=8Ω,求R2的阻值.

分析:首先用去表法分析,电路去掉电压表V1、V2,电路如图2所示,R1、R2串联,再安上电压表V1、V2,电路如图1所示,可看出电压表V1测量的是R1R2两端的总电压U;电压表V2测量的是R2两端的电压U2,用分析法分析过程如下:

解析:由于R1R2串联,由串联电路电压的特点知:U=U1+U2,故U1=U-U2=6 V-2 V=4 V.

由欧姆定律知:I1=U1/R1=4 V/8Ω=0.5 A

由串联电路电流特点知:I2=I1=0.5 A

由欧姆定律变形公式知:

例2如图3所示的两个电阻都是10 Ω,电流表A2的示数是0.5 A,求电流表A1示数和电压表V的示数.

分析:先去表法识别电路,可得到如图4的电路,可看出R1R2并联,再安上电流表A1A2如图5所示的电路, 可看出电流表A1测的是总电流I;电流表A2测的是R2的电流I2,再安上电压表V,如图3的电路,测的是R2两端的电压U2,也是R1两端的电压U1及电源电压U,采用综合法分析过程如下:

解析:由欧姆定律变形公式得:R2两端的电压U2=I2R2=0.5 A×10Ω=5 V,此即电压表V的示数

由欧姆定律得:

计算机高速数字电路设计技术研究篇8

1高速数字电路的概念

高速数字电路是一种具有模拟特性作用的电路, 主要由电路中高速变化的信号产生的电容、电感等所形成, 集中参数系统以及分布参数系统是高速数字电路中最主要的两个部分。其中, 集中参数系统简化了低速数字电路设计, 使其保持理想状态, 因此在高速数字电路技术中, 集中参数系统并不适用, 但是其却适用于低速数字电路设计。一般来说, 信号特性的改变主要由两大因素造成, 包括信号时间、信号的位置, 因此元器件间的线路长度会对信号的特性产生直接影响, 并且, 线路中信号的传输并不具备实时性。

2高速数字电路设计技术发展目前存在的问题

信号质量在高速数字电路设计中的作用十分重要, 如果信号的质量无法得到保证, 将会造成信号失真的情况, 对生成正确地址、数据和控制信号产生不利影响, 从而阻碍了系统的正常运转。对信号质量产生影响的因素主要有:

第一, 系统中信号传输线位置上具有不相匹配的阻抗, 反射噪声的产生较为常见, 将对信号的质量产生不利影响;

第二, 印刷板位置的电路密集度与信号线间的距离是呈反比例的关系, 信号线间距离的减小使其电磁耦合变大, 产生较大的影响, 使信号间的串扰更加严重;

第三, 芯片电路在运行时, 附加在电源上的电阻及电感会影响其工作, 造成大感应电流的产生, 使电源线及地线上电压无法保持稳定, 进而产生严重的波动现象。

总而言之, 克服影响信号质量的有关因素, 使高速数字电路信号质量得到提高, 从而进行科学的电路设计已经成为目前高速数字电路设计中的重要研究对象。

3高速数字电路设计技术发展的相关措施

3.1对高速数字电路信号质量的研究

高速数字电路信号质量的设计包括反射研究以及干扰研究两大方面, 即研究各种信号在电路信号网中所产生的干扰, 以及研究各种电路信号网传输信号的干扰, 受电路中不同匹配的阻抗因素等影响, 在低速数字电路设计中不需考虑反射这一因素。数字电路网在理想状态下, 其不同阻抗之间能够相互匹配, 并表现出较为明显的连续性, 因此线路的电压和电流中无发射现象的产生。数字电路的设计过程中, 不匹配的阻抗会影响电路传播的波形, 从而形成干扰, 破坏信号完整性。在高速数字电路的设计中, 使电路和临界阻抗相匹配存在较大的困难, 所以使系统稳定在过阻的状态, 该方法具有较高的可行性。

高速数字电路设计中, 感性串扰是应最先考虑的问题。按照有关理论可知, 电路中的电流是循环流动的, 并且其已经成为一种状态, 然而其被大部分数字电路设计人员忽略。信号的路线构成电流环路, 电流环路能够影响电路中的电感, 其中的电流同样也受电磁场的影响而发生相应的变化。设计者应使电路中的电流环路尽可能减少, 从而使感性串扰得到明显控制, 设计高速数字电路, 一般能够采用两种策略来实行, 也就是增加线路距离或者减小电流环路面积, 从而保证高速数字电路信号的完整性, 提高电路信号的质量。

3.2对高速数字电路电源进行设计

在高速数字电路的设计中, 低电压元器件是其中必不可少的因素, 其一定程度上影响到电源的稳定性。电源的稳定性, 其是指电源的波形质量。高速数字电路设计中, 线路器件在某种情况下将产生感应电流, 并且电流量较大, 此外数字电路也将产生较大的信号回路阻抗, 主要由电感强度过大导致。以上因素均会对电源的稳定性产生影响。

电压系统零阻抗是高速数字电路设计的理想状态, 因为信号回路的阻抗损耗可以忽略不计, 电源系统各位置的电位也不容易发生变化。但是, 理想状态在现实中并不存在, 电源分配系统一定会产生噪声干扰, 从而影响电路的正常运行。设计人员应充分考虑电源的电阻、电感等可能带来的影响进行高速数字电路设计, 使电阻和电感保持较低的状态。就目前而言, 铜质材料在电路系统中的使用较为普遍, 其远不符合高速数字电路设计的需要, 所以高速数字电路的设计还应考虑其他可能产生影响的因素, 其中, 在电路中使用去耦电容就是一个切实可行的办法。

4结语

总而言之, 高速数字电路设计技术在科学技术发展迅速的今天已经越来越成熟, 其在电路设计中扮演着不可或缺的角色。高速数字电路设计的发展, 对许多行业的发展具有积极的促进作用。然而, 目前高速数字电路设计暂且存在一定的局限性, 需要开展相关研究加以解决。本文阐述了目前高速数字电路设计存在的问题, 并且提出一些具有针对性的改进策略。今后高速数字电路设计技术的发展必将给社会带来更多的效益, 包括经济等方面的效益。

参考文献

[1]杨瑞萍, 孙海波.计算机高速数字电路设计技术探讨[J].电子技术与软件工程, 2015 (05) :137.

[2]庞莉莉.高速数字电路设计技术的分析与思考[J].数字技术与应用, 2015 (06) :196.

[3]廖传柱.高速数字电路设计技术的发展研究[J].长春师范学院学报, 2013 (12) :44-46.

探析计算机高速数字电路设计技术篇9

1 影响计算机高速数字电路设计技术的问题分析

1.1 信号线间距离的问题

对于当代科技而言, 计算机高速数字电路设计技术可以说是这个时代的创新产品, 是电子设计行业的的龙头产业, 带领着整个高科技行业高速发展着, 正是由于这种电子技术能够在社会上立足、一直处于蓬勃发展的状态, 所以才应该重视该技术的发展水平和质量。但是目前存在的一些问题确实已经限制了计算机高速数字电路设计技术的发展。首先就是信号线间距离的问题, 一旦信号线间距距离设置不合理就会直接影响电路运输电能的效率, 最终将会直接导致信号被阻断。高速数字电路设计发展越蓬勃, 电路密度就会随之而增大, 久而久之, 密度过大就会忽视信号。所以说, 要想提升计算机高速数字电路设计技术的应用, 就一定要重视信号线间距离的问题并及时解决。

1.2 传输线的问题

在发展计算机高速数字电路设计技术的过程中, 还容易出现传输线问题, 这种情况一旦出现就会影响信号的发送和接收。如果使用的传输线不合格, 会阻抗信号, 这样一来, 就很难实现电路的高速运行。在计算机高速数字电路设计阶段, 存在阻抗不匹配的情况那就足以说明传输线不匹配的问题还没有及时解决。这种现象会降低计算机高速数字电路设计技术的发展速度, 导致信号传播过程中出现破坏性的噪音, 这样一来就是直接影响信号质量, 从而形成非常严重的阻碍作用。信号传播不完整的同时, 还会给电源平面带来一定的损伤。总而言之, 传输线影响力度较大, 对高速电路的信号损伤也是非常严重的, 所以要重视并利用现代化技术及时解决。

1.3 电源平面的问题

发展先进的电子科技, 不只是发展某一项技术, 而是带动了整个电子行业的进步, 发展计算机高速数字电路设计技术也是如此。通过调查可知, 这项技术带动了整个电子行业的发展。但是在计算机高速数字电路设计技术发展过程中同样导致电源平面问题的出现。如果电源平面之间出现一定的电阻和电感, 那么就会导致电路中电流直线上升直至达到极大的瞬间电流, 这样的电流对于电路的运行有着极大的伤害力。因此, 要防止电源平面问题对电路地线和电源线电压造成太大压力。

电源平面的问题出现常常是由于发展计算机高速电路设计技术的同时引发出了新问题。解决这种问题不可以仅仅局限于表面降低电阻和电感, 最关键的应该利用有效方式从根本上防止电流对电路的不良影响的出现。只有这样, 才能够保证计算机高速电路设计技术的长久应用。

2 计算机高速数字电路技术的研究分析

2.1 完善设计保证信号的完整性

通过对上述存在问题的详细分析, 我们可以明确知道目前发展计算机高速数字电路设计技术中存在一些亟待解决的问题。为了更好地保证我国电路技术的进步不受阻碍, 防止信号被忽视的情况出现, 同时还应该利用一定的手段保证电路安全和畅通, 降低阻抗不匹配问题出现的频率。只有这样, 才能够从根本上提升计算机高速数字电路设计技术的发展速度。

从两个方便分析: (1) 研究关于在电路信号传输过程中, 因为不同电路之间电路信号网的传输信号之间产生了干扰情况, 也就是以上笔者提出的信号线间距干扰的问题。 (2) 研究分析计算机高速数字电路在运行的过程中, 不同信号在传输的过程中, 对电路信号网产生的干扰情况。研究发现会受到阻抗不相匹配的因素而影响到电路信号的传输效率情况, 并且根据现阶段计算机高速数字电路运行的过程中, 阻抗很难控制的原因, 发现经常会出现阻抗过大或过小的现象, 这些现象都会对电路信号传播的波形产生一定的干扰, 所以影响信号的完整性。

2.2 确保电路系统的可靠性

针对计算机高速数字电路系统的问题中, 据分析受到电源平面间电阻和电感的影响, 这种影响使电源运行过程中会出现过电压的故障, 严重影响到电路系统运行的可靠性。

从两个方面进行分析; (1) 在实际中计算机高速数字电路系统运行的过程中, 就必须要考虑到电源的电阻和电感因素, 而要减少电源面的电阻和电感对电源系统的影响, 就必须对其采取降低的处理措施。 (2) 对现在电路系统电源才智的分析, 现在很多情况是大面积铜质材料, 根据相关系统来分析, 这种材料达不到计算机高速数字电源的要求, 这样就会产生影响, 所以该改正, 把楼电容应用到电路中, 可以有效的避免或降低电源面电阻和电感对系统的影响, 从根本上提高了电路系统运行的效率, 保证了电路系统的可靠性。

3 结语

上文详细分析了目前我国计算机高速电路设计技术发展现状, 明确实际存在的问题, 并利用先进的技术保证每一个问题都有相应的解决措施。通过全文的论述, 我们可以十分清楚地看出我国发展高速电路设计技术方式还是有些缺陷, 为了保证能够全面发展技术, 确保技术应用可以满足人们的日常应用, 就应该不断地对该方面进行相应的研究, 提升技术含量, 使得我国人民能够体验到更快捷的高速电路设计技术, 提升国民生活水平的同时还能够从根本上促进我国经济建设水平。总而言之, 弥补存在的不足, 提升运行效率是目前改善高速电路设计技术最关键的工作。

参考文献

[1]廖传柱.高速数字电路设计技术的发展研究[J].长春师范学院学报, 2013年12期.

电路计算篇10

1、陷波器电路

陷波器又称带阻滤波器, 其作用是使规定的频带内的信号被阻断, 而在此频带之外的信号能够顺利地通过电路。本电路主要用来消除100Hz谐波的干扰 (如图1) 。

该电路输入信号Vi经过由RC元件组成的双T型选频网络送至U1运算放大器。当信号频率较高时, 电容容抗很小, 高频信号从C1、C2支路通过;而当频率较低, 容抗较大时, 低频信号从R3、R4的支路通过, 只有处于低频和高频之间的信号被阻断, 从而起到抗干扰作用。

从图1可知:

闭环电压增益,

取:C1=C2=C=1μF, R3=R4=R=1.6kΩ, R5=R/2=800Ω。

则AF=1.9。

为防止电路产生自激震荡R1

计算机软件模拟、分析所得的幅频特性。该陷波器能够阻断中心频率100Hz而带宽为20Hz的信号。

2、绝对值电路

绝对值电路又称全波精密整流电路。该电路由半波精密整流电路加入加法器而构成。它利用运算放大器U1的放大作用和深度负反馈来消除二极管的非线性和正向导通压降造成的误差, 同时加入U2加法器。让输入信号的另一极性电压不经整流, 而直接送到加法器U2与来自整流电路的输出电压相加构成绝对值电路如图2 (图2中小方块里电压值为电路的静态值) 。

当Vi<0, U1输出电压>0, D2导通, D1截止, 半波精密整流输出电压等于0, U2输出电压:

当Vi>0, U1输出电压<0, D1导通, D2截止, 半波精密整流输出电压:

U2输出电压:

取R=R7=R2=R5=R6=2R4

则绝对值电路输出电压

计算机软件的模拟分析见图3。由图可知, 输入Vi为正弦波时, 输出Vo为全波整流波形, 与理论计算、分析一致。

3、结论

本文来自 360文秘网(www.360wenmi.com)，转载请保留网址和出处

【电路计算】相关文章：

计算机电路基础05-24

计算机电路课程05-28

计算机电路基础07-26