多通道同步

2024-07-25

多通道同步（精选九篇）

多通道同步篇1

针对目前高精度测量及微纳尺度的测量技术发展需要,本文开发了一种基于ADS1274 的多通道微弱电压信号同步采集系统。该系统以24 bit高精度A/D转换模块为核心,构成具有高精确度、高分辨率的信号同步采集系统。相比传统式测量或采用频分复用技术的系统[3],它从硬件上解决了多通道信号同步采集需求,同时软件操作简单,且无需将输入信号放大,不会引入新的干扰源,大大降低了电路结构的复杂程度,从而提高了系统可靠性和数据测量准确度。

1 系统总体结构

多通道微弱电压信号同步采集系统主要完成三大功能:4 通道信号同步采集、数据显示及数据传输。系统总体结构如图1 所示,其中信号调理电路配合ADS1274高性能A/D芯片实现同步采集4 通道微弱电压信号,C8051F120 编程读取A/D芯片数据,LCD12864 实时显示采集数据,通过功能键选择RS232/RS422 将测量数据传输至PC机或其他设备。

2 硬件设计

综合考虑系统的精度和量程需要,本文选用TI公司的24 bit高性能4 通道同步采样A/D转换芯片ADS1274 , 利用TPS7A7300 线性稳压器和TPS70451 双电压输出模块设计系统电源,采用全差分运放OPA1632 搭建差分输入电路作为A/D输入端的信号调理, 并用C8051F120 单片机系统作为控制核心, 用LCD12864 液晶实时显示采集数据。

系统硬件结构如图2 所示,微弱电压信号采集系统可分为4 个模块:电源模块、信号调理模块、A/D转换模块和单片机系统模块。其实现过程如下: 外部传感器的差分信号传输至信号调理模块进行滤波和调理; 再经ADS1274 转换为数字信号传输至C8051F120 单片机系统;单片机系统将读取的数据进行数字滤波及运算后,显示在液晶屏上。

2.1 信号调理模块

由于系统采集的电压非常微弱, 在微伏量级,而环境中的噪声和干扰的强度大约为零点几毫伏,故在A/D采样前需对电桥输出信号进行调理,以滤除环境噪声,提高共模抑制比。信号调理电路原理图如图3 所示, 采用OPA1632设计的差分输入方式, 可提高抗干扰能力,且可方便地处理电桥输出的差分信号。图中电阻均为1%精度, 且严格挑选使电路参数尽可能对称;电容C46、C47 当A/D工作在低功耗模式时可选用2.7 nF的电容,在低速模式时则选用1.5 nF的电容;电容均采用COG封装陶瓷电容,能更好地滤除干扰。

2.2 A/D转换模块

A/D转换模块的性能好坏将直接决定该数据采集系统能否满足数据采集的要求。本文选择ADS1274,采用 △-Σ 转换方式,采样速率可达144 kS/s,且内置的高阶稳态斩波调节器实现了非常低的漂移和带内噪声。在提供2.5 V的参考电压时,其可在±2.5 V的量程内分辨低至0.149 μV的微弱电压。 ADS1274 转换模块电路设计如图4 所示。

(1)ADS1274 模式设置。 ADS1274 允许在高速、高分辨率、低功耗、低速4 种工作模式中选择一种,这些模式都提供了分辨率、速度和功耗方面的优化。模式设置由数字输入引脚MODE状态所决定。 ADS1274 转换后的数据输出采用SPI协议与单片机通信,同时选定数据输出格式为TDM模式由DOUT1 引脚移位输出, 协议和数据输出格式的选择是由FORFMAT引脚的输入状态确定。ADS1274 模式具体配置如表1 所示。

(2) 基准电压设计。基准电压电路如图5 所示, 采用TI公司生产的低噪声、超低温漂的精密基准电压器件REF5025 提供2.5 V基准电压, 并通过OPA2350 高速单电源轨至轨运算放大器构成电压跟随滤波器输出,充分保障了系统基准电压的稳定性和抗干扰能力。

2.3 单片机系统模块

综合考虑系统要求, 选择C8051F120 微处理器作为控制芯片。 C8051F120 单片机具有高速、流水线结构的与8051 兼容的CIP-51内核,硬件实现的SPI和两个UART串行接口等。采用3.3 V电压供电,端口兼容5 V电压, 最大系统时钟频率可达100 MHz。

(1) 液晶显示模块。为方便观察系统工作状态及人机交互, 选用可显示汉字及图形的LCD12864 液晶作为显示部件, 用以显示系统测量的实时输出状态及数据,同时方便功能菜单的设计和选择。

(2) 通信模块。数据采集到之后往往需要借助计算机进行数据后续处理。本系统设置了RS232 和RS422 两种串行通信接口,使其方便与PC或其他设备进行数据传输。

2.4 电源模块

电源模块是保证A/D芯片数据采集精度和系统可靠性的基础。高分辨力的A/D芯片易受电源纹波的影响,虽然ADS1274 内部设有相应的抗干扰措施,但稳定的电源将有利于其发挥最佳性能。本系统中需要使用5 V 、3.3 V和1.8 V三种电压。由于测量的目标信号差分之后非常微弱,A/D模块和信号调理模块对电源要求较高,普通开关电源易引入电源纹波干扰,无法满足系统要求。故采用低噪音、宽带宽、高电源抑制比、低压差的线性稳压器设计电源模块。

本文选用5 V输出的TPS7A7300 线性稳压器和3.3 V、1.8 V双电压输出的TPS70451 电压模块实现。TPS7A7300 是一款低压差线性稳压器, 具有快速的负载瞬变响应, 可提供优于2%的精度。 TPS70451 双电压输出芯片包含两路通过SVS(电源电压监控器)集成的低压差稳压器,可分别提供3.3 V和1.8 V的电压。具有高精度、快速瞬态响应和电压监控等功能和特性。在过载和过热下仍能保持2%的输出精度。

2.5 PCB及相应抗干扰设计

本文在提高系统抗干扰能力方面做了较充分考虑:(1) 对于空中电磁干扰, 信号以差分形式输出, 在信号调理电路中作进一步的滤波处理; (2)在PCB设计中采用模拟地与数字地隔离,将数字地回路直接引到电源入口端, 并在模拟地与数字地之间添加背靠背肖特基二极管, 以进一步缓冲、隔离高频噪声对模拟电路的影响;(3) 模拟器件与数字器件之间有高频信号通信时, 在其间串接一个50 Ω 的电阻,并尽可能地紧接高频发射端,这样能有效去除高频信号对模拟电路的影响; (4)布线时,把电源线远离信号线布置,减小电源线的电磁干扰。

3 软件设计

系统软件部分主要包括主机初始化、A/D配置、数据读取、数字滤波和液晶显示等。主程序流程如图6 所示。

ADS1274 数据输出采用SPI方式。本文根据A/D数据输出时序和SPI通信的特点对通信过程进行了简化,数据输出直接通过管脚配置, 无需读写寄存器。利用SCLK控制读操作时序, 通过直接读取输出管脚DOUT1 的状态进行数据采集。图7 所示为其中一位数据的读取过程。

由于环境及数字电路中的瞬时脉冲等的干扰,A/D采样的数据有可能发生跳变。为减弱和消除此类跳变对测量结果准确度的影响,采用去极值平均滤波算法对采样数据进行数字滤波处理, 使数据采集系统的输出更加稳定可靠。

4 实验结果

在对系统各通道经过零点补偿后,本文采用在同一基准电压下4 通道共基准测试点同步测量的方法,对4个通道进行测试。实验结果如表2 所示。

由表2 可见,该系统实现了预期的功能和设计的精度指标,系统分辨力达到了亚微伏级,不确定度低于20μV。

多通道晋升篇2

二、注意事项：

1、《招聘申请表》（1.1）：请详列招聘职位的主要职责及任职要求，以便提高应聘简历的匹配度，行政部招聘相关负责人会就此内容与用人部门进行沟通。

2、招聘渠道：行政部将视职位要求及招聘难度选择招聘渠道。

3、招聘周期：一般职位平均招聘周期不超过4周，有特别要求的职位，将视实际情况经用人部门协商后，适当调整招聘周期。

4、内部员工推荐应聘者，同样需要按照此流程，经过行政部面试及资料审核，方准入职。人才推荐奖励：请详见《人才推荐奖励办法》。

5、公司员工进行内部应聘，应以不影响各部门正常工作为前提。

6、兼职人员聘用：用人部门提出书面申请，由主管（副）总经理审批后，行政部协助发布招聘信息，并将简历发给用人部门自行筛选、面试。

公司在员工多通道发展方面的工作做得比较好，几年前就引入了双轨制，后来发展到行政序列、业务序列和操作技能序列等三个序列的晋升机制，而且制定了对应的具体操作办法，以及相应的待遇规定，与行政序列平行晋升。在业务序列晋升方面，根据前期执行的情况反馈来看，在业务晋升条件和评审程序方面存在一定的问题，比如说设置的条件较高，评审的程序主观性比较强，所以，这几天在考虑修订业务序列晋升管理办法，主要也是修订这两个方面。

在业务晋升评审内容方面，我在以前基本条件和业绩要求的基础上，增加能力与素质评估项。

第一、基本条件。公司以前的规定在基本条件设置方面比较，比如说在公司专业工作必须达到3-5年以上，具备中、高级职称等要求，觉得这个条件就会把许多有能力有业务的进公司1-3年的优秀年轻员工档在门外，所以，第一步就是修改基本条件，让更多的员工获得专业业务晋升的机会。毕竟，之所以开辟多轨的晋升通道，目的也是满足大部分员工的晋升需求，而非只满足一小部分员工。由于基本条件属于晋升的必要条件（不满足则晋升申请自动驳回），所以在要求的设置上不宜过苛刻，否则，给员工的感觉就是业务晋升变得遥不可及。针对此部分的评价方法主要采取资格审查以及专业理论考试的方法，对其基本条件和专业知识进行评价。

第二、能力与素质评估。我之所以考虑增加此项评估内容，是想通过对员工的能力与素质测评，对他的胜任力和发展潜力进行评估，考虑的是长期发展能力，也就是业绩取得的持续性。考虑采用的评价方法为人机测评、360度反馈等方法。

第三、工作业绩评估。针对过去工作中取得的具体业绩进行评价。理论来源于人的行为具有前后的一致性，即以前取得了较好的工作业绩，在未来也很有可能取得同样的业绩。原有办法里面针对五个序列，按照高、中、助理级都有具体的业绩要求，满足这些业务要求才能获得晋升。从实际操作上来看，员工反应某些序列上的业绩要求过高，事实上此序列也未有人员获得晋升，证明业绩要求设置确实偏高，故考虑调整业绩要求。而且，在具体业绩要求方面，也有存在某些要求不是很量化很具体的情况，在评审起来有难度有争议，这也需要完善和细化的。

以上是对评审内容作了部分调整，在评审程序方面，原办法主要采用两个程序，一是资格审查，二是业绩评审，分为不同的小组进行，采用内部员工与外部专家评估相结合的方式，最后由办公会讨论决定。

在程序方面，也没有大的问题，只是在业绩评审方面，得出的结论显得不够具体，把压力转移到办公会。

我的考虑是将程序具体规定清楚，资格审查和评审小组都得出各自具体的结论，提交办公会审批，而不由办公会来讨论确定。

针对三个方面内容的评审，基本条件属于前提条件，重点在于对素质与能力评估和工作业绩评估方面。由于业务晋升后享受的待遇相当于对应级别的行政序列职务待遇，同一序列待遇级别有好几个，根据评估的结果便可确定待遇具体定在哪一级。

程序是：个人申请》资格审查（基本条件）》素质与能力评估（评估报告、具体建议）》工作业绩评估》评审报告（具体结论）》办公会审批

大家看看以上有没有问题，我考虑最好能把三个内容转换为具体的得分，分权重加起来，得到的总分作为评审成绩，与对应的级别待遇挂钩。

双阶梯晋升路线——专业技术人员晋升解决方案

在以往咨询过的很多国内企业当中，我们在为他们做组织结构调整的时候经常发现，在中高层岗位经常存在大量的不正常的兼职，很多咨询机构往往简单的将其判定为企业在成长壮大中出现的机构臃肿现象。

但是经过深入的研究探讨我们发现，很多兼职的原因是企业为了安置技术人员的晋升，很多企业认为对技术人员最好的非物质激励就是将其提拔到管理层，这种做法有严重的弊病。管理工作可能不符合某些专业技术人员的职业目标，他们并不想获得更高的行政职位、拥有更大的管理权力。硬是将他们推上管理岗位，一方面会因无兴趣干不好管理工作，另一方面又脱离了技术工作，使他们经过很多年积累的技术知识、经验和能力都不能发挥作用。对企业来说是一种极大的浪费，可以说是用一个出色的专家换来了一个蹩脚的经理。

换一个角度来说，随着企业的不断成长壮大，技术人员在企业中的地位越来越重要，如果仍旧采用只靠提高职称工资的做法不仅不能起到应有的激励效果，还会促使专业人员放弃自己的业务专长，和管理人员一起去“挤狭窄的晋升独木桥”，长此以往，企业就会形成忽视业务专长，崇尚“官本位”的不良风气。

针对这个问题，外企和一些国内知名企业的解决方案是采用“双阶梯晋升路线”或者“多阶梯晋升路线”。双阶梯晋升路线最早是由美国开发，在西方广为流行的一种职业生涯路径机制。它专为专业技术人员设计，为他们提供了与管理人员平行平等的晋升梯阶和更多的职业发展机会，给予了他们更高的地位、奖励和报酬，对他们产生了极大地激励作用。

一、“双梯阶晋升路线”的概念及内容

双梯阶激励（dualladders）也叫双重职业生涯路径（dualcareerpaths）,它是为了给组织中的专业技术人员提供与管理人员平等的地位、报酬和更多的职业发展机会而设计的一种职业生涯路径系统和激励机制。

其具体形式就是在企业内通过设计两条平行的职业生涯路径，一条是管理职业生涯路径，即管理梯阶，一条是技术职业生涯路径，即技术梯阶。管理人员沿管理梯阶的提升意味着员工享有更多的制定决策的权力，同时要承担更多的责任。技术人员沿技术梯阶的提升意味着员工具有更强的独立性，同时拥有更多从事专业活动的资源。在两条路径的平行层级结构中，相同级别的人员具有同样的地位、报酬和奖励。这就使得走技术梯阶的人员能与管理人员享有平等的发展机会和发展层级。同时，这种双梯阶机制允许技术人员自行决定其职业发展方向，他们可以继续沿着技术梯阶发展，也可以转入管理梯阶发展。

“双阶梯晋升路线”的另外一种拓展形式是“多阶梯晋升路线”，也就是设计多条平行的职业生涯路径，例如，美国道康宁公司一共分为五个阶梯，管理、研究、开发、工艺工程和技术服务。后四个统称为专业技术阶梯。天津天士力集团设计有多元晋升通道，将所有职位分为：管理类、专业类、技术类、研发类、营销类、操作类六大类晋升阶梯。其原理和“双阶梯晋升路线”是一样的。

有了“双阶梯晋升路线”和“多阶梯晋升路线”的职业生涯规划，没有管理兴趣或管理能力的专业技术人员就可以在技术阶梯上升迁，既保证了对他们的激励，又使他们能充分发挥自己的技术特长。

二、“双阶梯晋升路线”的应用及其优点

“双阶梯晋升路线”最早应用于美国企业中的研发部门，在研发部门中，专家和技术人员十分的密集，晋升空间相对狭窄，因此，西方学者开始关注专业人员的职业生涯路径研究，双梯阶机制就是这一研究的成果。上述这些研究极大地促进了双梯阶机制在西方企业界的广泛应用。到上个世纪90年代中期，已有超过半数的美国企业（主要是高技术企业）采用了双梯阶机制。比如著名的3M公司从上世纪50年代中期就开始应用双梯阶机制，再如英特尔公司、苹果电脑公司、SUN公司、微软公司和美国西南航空公司以及惠普公司、波音公司、AlliedSingnal公司、Novations集团等都采用了双梯阶机制。

双梯阶机制除在美国企业得到广泛应用外，目前在其他西方国家的许多企业也得到了普遍应用。如英国的英国石油开采公司（BPX）、萨诺瓦公司，日本的NEC公司、富士通公司、东芝公司，法国的贝尔-阿尔卡特公司，以及韩国公司，等等。除了企业以外，西方国家的一些政府机构和非营利性组织也普遍应用了双梯阶机制。

相比较之下，国内采用“双阶梯晋升路线”的企业还比较少，主要是一些外资企业，如台湾顶新国际集团，美国朗讯公司等，国内企业采用“双阶梯或多阶梯晋升路线”的有联想集团，天津天士力等少数企业，大多数国企和民企，仍然不知道可以采用这个办法来解决日益突出的技术人员的晋升问题。

“双阶梯晋升路线”之所以在国外被广泛的采用，是因为它有以下优点：

1．降低员工离职率。采用双梯阶机制后，沿技术梯阶发展的优秀专业人才可获得更大的工作满足，提高了专业人才的地位，降低了专业人才的离职率。

2．提高雇用成功率。对于那些无管理兴趣和管理能力的专业人员来说，技术梯阶是一个极具吸引力的职业生涯选择。

3．降低人才培训和开发的成本。传统的培训和开发重点是使专业人才成为既懂管理又懂技术的全能员工。在双梯阶机制下，人才培训和开发的重点是提高专业人才的专业技能和能力，而无需将90%的时间浪费在提高管理能力上。

4．降低管理成本。专业人才的专业技能不断提高，使管理者花费在他们身上的沟通、协调、组织、控制的时间减少，降低了对管理人员的需求。

5．提高技术生产率。专业技术人员拥有和管理人员对等的地位、报酬和奖励，这将对他们产生极大的激励作用，从而大大提高生产率。

三、“双阶梯晋升路线”的实例分析“双阶梯晋升路线”设计和运作的一般原则

在企业中实行双/ 多阶梯制度，总的来说包括定义和评审两项工作。首先要对管理和技术阶梯进行定义，即确定双/ 多阶梯制度的结构和岗位描述，要研究清楚应该有几种阶梯，每种阶梯又分为哪些级（阶梯高度），各个阶梯之间的对等关系，即在级别和待遇等方面哪些职位是平等的。结构确定下来以后，就要对每一个阶梯以及其中的每一个职位进行描述说明，要讲清楚各个阶梯之间的差别，这样员工才能知道自己最接近于哪一个阶梯；要明确地指出每一个职位的岗位职责、绩效标准和资格要求等，并要确定对应的报酬。双/ 多阶梯制度的定义工作做好之后，就可以对员工的资格进行评审，以确定每个人在双/ 多阶梯中的位置，对于技术阶梯来说就是确定职称。评审首先要确定晋升标准和工作方法，然后是各方面共同工作，准备好员工的绩效、资历和贡献等方面的材料，最后根据这些材料，按照确定好的标准和方法进行评审。第一次评审之后，一般每一个技术人员都有了一个职称，以后还需要定期进行评审，就是让那些做出了新的贡献、取得了新的进步的人员在技术或管理阶梯上升迁，以达到激励的作用。

双阶梯激励机制坚持的基本原则是：

（1）双阶梯的平行平等原则。即对于技术人员在资质、技能、责权、绩效、利益等方面构建起梯度结构，为技术人员提供与管理人员平行平等的技术发展之路和晋升之梯。

（2）双阶梯的明确细分原则。因为管理阶梯基本上与组织结构一一对应，比较容易细分。但技术阶梯要明确细分却有相当的难度，需要明确细分技术阶梯的种类和台阶高度，为每个人才拾级而上，营造充满发展期望的职业空间。

员工晋升评审

最近的一项工作任务，就是修订原有的员工晋升评审程序。

原有的员工晋升评审程序实际是一种工作述职＋集团评估的方式，由晋升候选人准备演讲稿，阐述个人工作履历、每阶段主要职责和工作业绩、对拟晋升岗位的认识以及自己的优势、如何做好本岗位工作等内容，然后由评审小组根据演讲内容进行不记名投票，票数在60％以上者即为评审通过，给予晋升。

此种方式虽然易操作，但评估方式过于简单，显得有草率之嫌。我在这个评审的基础上，结合员工试用期转正评估等内容，初步考虑采取以下三种方式进行评估：

1、工作业绩评定：此项评估专门针对拟晋升员工的工作绩效进行评估，评估的依据用指标说话，单项工作绩效没有数据和资料说明者得分不得高于7分。拟晋升员工须按要求提交《主要工作报告书》，详细描述在前段时间主要的工作项目和业绩，以及工作过程和结果，由其部门部长和分管副总（加权平均）进行评估打分；此项内容占40％权重；

2、述职报告评估：也就是上面提到的综合评审，由拟晋升员工准备述职演讲稿，对于个人优势、主要职责和业绩、对拟晋升岗位的认识以及今后的工作计划进行阐述，并回答评审小组成员相应问题，评审小组根据其表现在《晋升评审表》上进行打分，以加权平均方式计算得分。晋升评审小组成员由分管领导、部门负责人、其他部门负责人、员工代表组成，7-9人为宜。《晋升评审表》评估的指标分为两大部分：一是个人基本素质（形象与自信心、语言表达与沟通、管理意识与水平、解决问题的能力），二是岗位业务能力（对岗位的理解程度、工作思路严谨和规划能力、专业知识与技能、原岗位工作绩效），按十分制进行打分。此项内容占40％权重；

3、民主评议：这里的民主评议实际就是检验是否能得到员工认同，通过选取拟晋升员工的上级、同级（本部门、其他部门、甚至经常接触的其他公司的同事）、下级，对拟晋升人员进行360度的评估，评估内容包括态度（价值观、道德观、纪律性）、管理能力（团队发展、解决问题、管理沟通、计划组织、工作效率）、专业能力（专业知识、业务技能），每一项评估均有具体的行为表现说明，要求评分者根据日常工作接触和了解的客观情况进行评分。民主评议的范围尽量扩大，套用广告上那句话“群众认可的才是好干部”。此项得分计分时还有一点要注意是的，由于民主评分者不像评审小组集中进行评判，评分尺度不一，所以我设想在统计分数时以去掉一个最高分和一个最低分，然后加权平均；此项内容占20％权重。

通过以上三种方式评估的得分，得出员工的整体分数，得分在70分以上方可晋升。工作业绩评定和民主评议均可提前操作，在述职评审结束后，整个评审程序保证结束，在操作上应该问题不大。

多通道地实施运用民间游戏篇3

关键词民间游戏童谣谜语乡土材料

《幼儿园工作规程》明确地提出,“游戏是对幼儿进行全面发展教育的重要形式”,同时幼儿园还必须保证幼儿每天两小时的户外活动。我们应当鼓励孩子去玩真正属于自己的游戏,让他们在游戏中感受到自在、愉悦、平等。农村幼儿素质培养不是外塑的过程,他们的素质培养途径和城市的孩子的素质培养的途径不尽相同,应在潜移默化中渗透。我们旨在利用农村特有的资源发挥农村幼儿的主体性,让农村幼儿的各项素质在游戏活动中得到全面自由发展。

一、利用童谣,将民间游戏穿插在语言活动中

《纲要》中指出:“引导幼儿接触优秀的儿童文学作品,使之感受语言的丰富和优美,并通过多种活动帮助幼儿加深对作品的体验和理解。”中国民间童谣是一个较为庞杂的系统,其间鱼龙混杂,精芜并存。要让幼儿感到语言的丰富和优美,就需要我们在浩如烟海的民间童谣中根据幼儿年龄特点、兴趣需要筛选出健康向上、浅显易懂、贴近幼儿生活,寓趣味性、知识性、审美性(包括语言美、形象美、意境美、韵律美、情感美等)的童谣。

小班教学选择字数少、充满趣味的童谣容易激发幼儿的兴趣;中班教学选材应以四二拍和四四拍为主,让幼儿容易以节奏的形式来表现,在表现中发现童谣的特质。选择的童谣最好句句压韵,在听觉上是一个拖音,让幼儿感觉到节奏和韵律美。大班选择童谣更多注重的是形式上的变化。叙事式的童谣,问答式的童谣,充满了趣味性,孩子在无形中就表现出了童谣的韵律感。二、利用谜语,开发幼儿的智力及思维能力

在民间游戏中更有许多谜语,它凝聚着许多代人智慧的结晶,溶入了更多的科学常识,让幼儿在游戏中提高对自然等多方面的认识。

谜面“嘀嗒算,嘀嗒算,四七廿八段,大的二段,小的三段”谜底就是手指。在这个谜面中既有数学又包涵着常识,儿歌非常押韵,很适合幼儿念唱。如谜底为舌头的谜语,在谜面中就非常生动形象地用“开箱子、关箱子,里厢(里面)住着个红娘子”。

人的各个器官,猜谜和念谜的可以边念儿歌边做动作“大拇指、扭扭指、张三郎、二瘪指,小弟弟、碗砣底、茄骨、竹节、高桥、饭店、闻香、夜闭、丝瓜筋、肉馄饨、茅草墩、灰里壁”(吴方言),它的谜底依次是“大拇指、食指、中指、无名指、小指、手腕、胳脯肘、肩膀、嘴巴、鼻子、眼睛、眉毛、耳朵、头发、辫子”。在这个谜语中是用方言表达,押韵且形象生动(象鼻子用闻香、嘴用饭店、眼睛用夜闭、女孩的辫子像方言灰里壁蛇),幼儿易于理解,特别适合小班幼儿猜。

笔者收集的谜语中有一则非常特别,讲述了一个民间故事《西厢记》。谜面是“身像琵琶背像弓,五娘搁在湖当中,欺得(多亏)张生来搭救,莺莺小姐收捉(收留)在房中”,它的谜面就是常用的餐具勺子。

三、利用乡土材料,将民间游戏穿插在数学活动中

根据幼儿好动的天性,具体形象的思维特点,将抽象的数学知识寓于幼儿感兴趣的游戏中,让幼儿在自由自在、无拘无束的游戏活动中学习数学,调动幼儿的学习积极性,激发幼儿的学习兴趣。

为了帮助幼儿建立一一对应的概念,我们选择了民间游戏《跳格格》。格子上分别画有小猫、小狗、小猴、小兔以及他们爱吃的食物:鱼、肉骨头、桃子、蘑菇。我们首先让孩子讲讲这些小动物是谁?他们最爱吃什么?然后老师引导幼儿掌握每种动物及每种事物之间的关系:小猫——鱼,小狗——肉骨头,小猴——桃子,小兔——蘑菇,最后要求孩子们来跳格格。先跳到某只小动物的格子里,再跳进它爱吃的食物的格子里。以此类推,孩子们在看看、讲讲、玩玩中掌握了知识。

四、利用实物,将民间游戏穿插在科学活动中

幼儿的记忆缺乏目的性,他们很难服从一个有目的的活动,因此他们的记忆以无意识记为主,他们只对形象鲜明的对象,引起兴趣的事物或引起强烈情绪体验的事能记住。为了让幼儿能更深刻地了解荷花,可以带孩子们先去荷塘中观察,接着再在教学活动时尽量利用实物及图片、幻灯等教具。但为了进一步巩固知识,加深理解,仅在看看讲讲的基础上是不够的,为此,笔者选择了《荷花荷花几时开》这个民间游戏,师问:“荷花荷花几时开?”幼儿答:“一月开”。师又问:“一月不开几时开?”幼儿答:“六月开。”就这样幼儿在一问一答的游戏过程中即巩固了所学的知识,又激发了幼儿认识大自然的兴趣,陶冶了幼儿热爱大自然的情操。

又如民间游戏《开锁》,大家齐念儿歌,“开锁”人按儿歌节奏依次拍小朋友的手。儿歌结束时,“开锁”人碰到哪两名幼儿的手,这两名幼儿就迅速分手,沿圆圈向相反方向快跑,谁先跑回原位,谁就与“开锁”人互换角色,游戏重新开始。如果同时到,不换角色,再来一次。(金锁锁,银锁锁,一把钥匙开一把锁。“咔嚓”,“咔嚓”,哪一把?哪一把?请你自己来开锁,来——开——锁。)在这个游戏活动之前,我们通过先让幼儿动手操作,有意识的引导幼儿探索锁为什么打不开?怎样才能把锁打开?开锁时会发出什么声音?就这样孩子在自己的主动探索中发现一把钥匙只能开一把锁,开锁时还会发出“咔嚓”“咔嚓”的声音。通过活动使幼儿初步理解了游戏中儿歌的内容,又培养了幼儿探索发现科学中的的兴趣。

多通道同步语音数据采集系统的实现篇4

1硬件系统

Direct Pro Q10是美国Aardvark公司生产的一种最高支持24Bit/96KHz采样的数字音频接口,它由一块PCI插卡和一个外置接口盒组成。其中PCI插卡上的所有元件都被一个屏蔽罩遮盖,这可以保证该卡在电路非常密集的计算机主机内最大限度地减少电磁干扰,从而提高采集到的语音信号的质量。外置接口盒则实现了最大8路信号输入和2路信号输出,因此采用该数字音频接口最大可以支持8个麦克风同时进行语音数据采集,这对通常的应用而言是足够的。由于Direct Pro Q10的外置接口盒没有附带麦克风输入设备,需要用户根据需要自己制作一块麦克风输入电路板并通过电缆和外置接口盒连接。

在计算机PCI插槽内安装好Direct Pro Q10的PCI插卡后,需要将外置接口盒和PCI插卡连接正确后再安装驱动程序,否则操作系统将无法找到硬件设备。驱动程序安装完毕并重启计算机后,打开“控制面板”中的“声音和音频设备”控制程序,选择“音频”标签后,可以看到系统将Direct Pro Q10识别成了5个独立的双通道音频输入设备,如图1所示:

其中的“9,10 Direct Pro Q10”是一块虚拟的输入设备,无法真正地进行数据采集,因此实际上总的输入通道数量只有8路。

2软件实现

从图1可以看到,操作系统将Direct Pro Q10识别成了多个标准的双通道音频输入设备,因此可以使用标准的Windows音频输入函数waveIn系列函数族分别打开这些音频输入设备然后进行多路的语音信号采集。然而由于输入设备是被分别打开的,不可能做到在同一时间内所有输入设备被同时打开。这将造成部分设备比其他设备提前开始进行录音,而且这部分时间是随机的,无法通过软件补偿来消除,从而导致了录取到的语音信号不能同步,满足不了麦克风阵列语音信号处理的要求。

为了解决多个通道语音数据采集的同步问题,Direct Pro Q10的驱动程序里面包含了ASIO驱动程序。ASIO的全称是“Audio Stream Input Output”,是由Steinberg公司提出的一种音频技术规范。通过ASIO技术可以完全摆脱Windows操作系统对硬件的集中控制,达到直接控制音频硬件的目的。利用Direct Pro Q10的ASIO驱动程序,可以保证8个音频采集通道在同一时刻开始进行音频信号的采集,从而确保各路音频信号的同步。

要使用ASIO,首先需要下载ASIO SDK开发包,该开发包中包括有ASIO的函数原型声明以及为了方便用户使用而附带的C++类。

2.1ASIO驱动程序的初始化

在操作系统中可能有多个音频设备都提供了ASIO驱动,我们必须查找到需要使用的驱动程序并初始化该驱动程序。在ASIO SDK中提供了一个AsioDriverList类来完成列举操作系统中所有ASIO驱动程序的功能。AsioDriverList类的构造函数读取系统注册表中的信息得到了所有注册过的ASIO驱动程序并形成了一个链表结构,可以通过该类提供的asioGetNumDev方法得到系统中ASIO驱动程序的数量,随后使用一个循环分别调用asioGetDriverName方法就可以得到所有ASIO驱动程序的名字从而提供给用户进行选择。

当用户选择了指定的ASIO驱动程序后,开始进行指定的ASIO驱动程序初始化过程。首先得到用户选择的ASIO驱动程序名字,然后把驱动程序的名字作为参数调用loadAsioDriver函数来装载对应的驱动程序,如果装载驱动程序成功该函数将返回TRUE。驱动程序装载完成后,需要分配一个ASIODriverInfo结构并调用ASIOInit函数对该驱动进行初始化操作。

2.2设置数据采集通道

当ASIO驱动程序的初始化完成后,需要对各个音频输入通道进行设置才能正常地进行数据采集工作。首先需要知道的是每个通道应该分配的数据缓冲区大小,这可以通过调用ASIOGetBufferSize函数来实现,该函数可以返回ASIO驱动程序最大、最小和建议的数据缓冲区大小。为了方便起见,直接使用建议的数据缓冲大小就可以了。随后调用ASIOGetChannels函数获取指定的音频设备提供的输入和输出通道数量。得到了指定音频设备的输入通道数量后,首先分配一个成员数量等于输入通道数量的ASIOBufferInfo结构数组,并将该数组中每个ASIOBufferInfo结构中的isInput成员设置成ASIOTrue,表明该通道将用于音频数据输入,同时该结构中channelNum成员必须设置成对应的通道序号。

ASIO驱动程序通过用户程序指定的4个回调函数来通知用户程序对不同的事件做出不同的响应。这4个回调函数分别通知用户音频缓冲区已满,音频采样率被更改,通用的控制消息以及增强了部分功能的音频缓冲区已满事件。由于我们只对音频缓冲区已满事件感兴趣,因此只需要实现此回调函数即可,其他的3个回调函数可以直接使用空函数。

为了通知ASIO驱动程序正确的设置回调函数并为每个音频输入通道分配数据缓冲区,需要调用ASIOCreateBuffers函数。该函数带有4个参数,其中第一个参数就是前面已经分配并设置好的ASIOBufferInfo结构数组指针,第二个参数是输入通道的数量,第三个参数是每个通道单个缓冲区的大小,第四个参数则是一个ASIOCallbacks结构,该结构中就含有前面所说的4个回调函数指针。调用ASIOCreateBuffers成功后,ASIO驱动已经做好准备,可以正确地驱动音频硬件开始进行数据采集了。

2.3设置采样率

ASIO驱动程序并没有提供可以一次得到指定音频硬件所有支持采样率的函数,而是提供了一个ASIOCanSampleRate函数来查询音频硬件是否支持指定的采样率,当音频硬件支持指定的采样率时,该函数将返回ASE_OK。为此程序中需要首先建立一个常用的采样率数组,然后依次调用ASIOCanSampleRate来确认当前音频硬件是否支持该采样率并将支持的采样率提供给用户进行选择。当用户选定了一个可以支持的采样率后,调用ASIOSetSampleRate函数就可以将当前使用的采样率设置成指定值。为了稳妥起见,设置完成后可以调用ASIOGetSampleRate获取当前使用的采样率,以确保采样率设置成功。

2.4获取采样精度

ASIO驱动程序支持对不同的采样通道分别使用不同的采样精度。要得到指定通道的采样精度数据,首先需要分配一个ASIOChannelInfo,并将该结构中的channel成员设置成需要获取采样精度的通道序号,同时将isInput成员设置成ASIOTrue表示该通道是输入通道,随后用此结构的地址指针作为参数调用ASIOGetChannelInfo函数。ASIOGetChannelInfo函数将ASIOChannelInfo结构中的type成员设置成当前使用的采样精度代码。对于麦克风阵列语音处理这种应用环境而言,每路采样通道的采样精度是一样的,因此获取第一路输入通道的精度就足够了。由于ASIO的开发包没有提供设置采样精度的函数,要设置采样精度只能调用ASIOControlPanel函数将硬件厂商提供的ASIO控制板调出进行设置。

2.5开始和停止采样

在所有的初始化和设置工作都完成后,要命令ASIO驱动程序开始驱动音频硬件进行数据采集,只需要调用ASIOStart函数,此函数可以保证同时打开所有已经创建成功的音频输入通道并开始录音。在录音工作完成后,调用ASIOStop即可同时关闭所有已经打开的音频输入通道。

2.6在回调函数中处理采样数据

ASIO驱动程序为每一个成功创建的音频输入通道分配了两块大小相同的输入缓冲区,当一块缓冲区被数据填充满后,ASIO驱动会自动切换使用另一块缓冲区并回调用户在调用ASIOCreateBuffers函数时指定的处理函数。该回调函数的函数原型定义为

void (*bufferSwitch) (long doubleBufferIndex, ASIOBool directProcess)

其中doubleBufferIndex指定了当前需要处理的缓冲区序号,因为ASIO驱动程序使用了双缓冲,因此这个参数固定是0或者1。

在调用ASIOCreateBuffers函数时用户必须输入一个ASIOBufferInfo结构数组,当此函数调用成功后,ASIOBufferInfo结构数组中的buffers成员分别存放着ASIO驱动程序分配的缓冲区地址指针。由于bufferSwitch回调函数中的doubleBufferIndex参数指定了当前需要处理的缓冲区序号,可以知道ASIOBufferInfo.buffers[doubleBufferIndex]就是当前需要处理的缓冲区地址指针,在该地址中存放着采集到的音频数据。

2.7关闭ASIO驱动程序

在数据采集工作结束后,需要正确地关闭各个数据采集通道并卸载已经装入的ASIO驱动程序来释放系统分配的资源。通过调用ASIODisposeBuffers函数,可以通知ASIO驱动程序释放为各个输入通道分配的输入缓冲区,随后调用ASIOExit函数和removeCurrentDriver函数关闭所有的输入通道并卸载已经装入的ASIO驱动程序。

4运行结果

在整体的硬件和软件完成后,为了测试该系统能否确保各个输入通道间数据采集的同步,将8路输入通道接上了同一个麦克风并录制一个短时的声音脉冲,通过比较该脉冲的第一个峰值所处的时间轴位置来判断各个输入通道间信号数据的同步性。测试结果如图2所示:

图2中从上到下依次是通道1,3,5,7连接同一个麦克风采集到的短时声音脉冲波形,可以看出各个通道采集到的数据第一个峰值都出现在第9319个采样点,这表明各个通道间采集到的信号数据是完全同步的。

摘要：利用ASIO音频输入输出界面API,在基于Aardvark公司生产的Direct Pro Q10多通道输入输出设备的硬件基础上实现了一套完整的多通道同步语音数据采集系统。为进一步的麦克风阵列语音信号处理提供了一个可靠的实验平台。

关键词：ASIO,多通道,同步语音数据采集

参考文献

[1]Audio Streaming Input Output Development Kit.Steinberg,1999.

[2]http://namm.harmony-central.com/WNAMM01/Content/Aardvark/PR/Q10.html.

多通道同步篇5

数据采集存储是信号处理过程中的一个重要环节,已经广泛应用于温度测试、冲击波测试、瞬态信号测试、无线探伤等领域[1]。近年来,随着数字化技术的不断发展,数据采集技术也呈现出通道更多、数据量更大的发展态势[2,3,4]。然而,要让多通道同步的、实时的采集存储,中间不能出现任何断点,且要保证采集的高精度,比较困难。传统上大部分的多通道数据采集系统,模拟信号需要经过多路模拟开关,分时切入模数转换器进行循环采样[5,6,7],并没有做到多通道的、实时同步采样存储。因此,本文将介绍一种新的多通道同步采集存储系统的设计方法,实现在一次A/D转换过程中,多路数据同时采样、转换,并且以FIFO为缓存,最终存储到FLASH存储器中的研究方法。

1 系统的设计思路和结构

1.1 系统设计思路

本系统设计整体思路是在一次的模数转换周期中,以FIFO为桥梁和过渡,把多路AD转换器转换完成的数据实时地、不间断地存储到FLASH存储器。本系统以四路为例。四路模拟信号经过低通滤波处理后进入四片AD存储器进行转换,为了确保模数转换的同步性,由CPLD分频提供四片AD相同的转换信号,并且在CPLD时序电路的控制下,在一次模数转换周期内,四路12位的数据进入9位的单片FIFO中。此后,单片机提供FIFO的读时钟,完成从FIFO到FLASH存储器数据的存储。

1.2 系统结构

系统框图如图1所示。ADC采用AD公司推出的l2位高速、低功耗、逐次逼近式AD转换器AD7492。它的数据通过率为1 MSPS。输入信号从CONVST的下降沿开始被采样,忙信号线BUSY在转换起始时为高电平,最大在880 ns后变为低电平表示转换结束,转换结果通过CS和RD的信号从并行口取走。FIFO使用的是CY7C4261,它具有16K的数据深度和9位的数据宽度,最大时钟周期频率可达到100 MHz,电源电压为3.3 V。RCLK和WCLK分别读时钟和写时钟,WEN1和WEN2为FIFO的写使能,REN1和REN2为读使能,OE为输出使能,RS为复位输入端。CY7C4261有四个状态标志位:空EF、近空PAE、满FF、近满PAF。近空和近满的标志位可以编程得到,它本身默认为±7。本文的CPLD采用的是XILINX公司的XCR3256XL,它含有256个宏单元,其引脚到引脚的传输延时为7.5 ns,该器件采用的TQFP-144封装,系统频率可达到140 MHz。FLASH采用K9F1G08X0A,它是一个1 056 Mbit存储器,该存储器阵列是由32个串连的单元组成的一个NAND结构。编程和读操作都是基于页执行的,擦除操作则是基于块执行的。单片机采用PIC18F8722,它是微芯公司的产品,采用16位的类RISC指令系统,含有AD转换器、内部EEPROM存储器、比较输出、捕捉输入、PWM输出和SPI总线接口电路、异步串行通信接口电路等功能,最大可支持40 M的时钟频率。

2 系统的工作原理

2.1 四片AD同步转换

AD同步转换部分的原理框图如图2所示。由外部提供给CPLD高频的工作时钟,通过编程产生一个能够满足AD转换频率的时钟CONVST,由它来提供四片AD的采样频率,AD从CONVST的下降沿开始被采样,忙信号在转换起始时为高电平,转换完成后变为低电平,得到的四路BUSY信号再提供给CPLD,通过CPLD内部的或门,反过来提供四片AD的CS和RD控制信号。每路A/D的12 bit的数据位都与CPLD对应的数据位相连,作为一条数据总线。在整个过程中,依据同步转换的要求,四路AD的转换时钟CONVST必须由同一个时钟源来提供,这样经过AD内部得到的BUSY信号几乎是同步的,再经过CPLD的控制,实现CS和RD为低电平期间,四路数据通过数据总线同步进入CPLD。

2.2 单路FIFO实现缓存的工作原理

数据由CPLD进入FIFO的关键在于:CPLD如何给FIFO的提供写时钟WCLK,使得在一次A/D转换的过程中,实时地将四路同步转换的数据顺序地写入FIFO中。

2.2.1 四路数据存储到FIFO

由于FIFO的数据位和AD的数据位不同,本系统利用分割,把12位的数据分割为两个8位的数据,依次存入FIFO的两个相邻的存储单元,即,在一次RD时钟周期内,CPLD提供稳定的8个时钟给FIFO的写时钟WCLK。

本文采取一种从高频时钟提取的方法来产生8个脉冲写时钟WCLK,即,由CPLD提供一个高频时钟频率CLK,当RD低电平的时候,CPLD从这个高频时钟CLK中提取出8个稳定的时钟信WCLK,之后在WCLK下降沿来临时,把数据放到的数据总线上,在WCLK的上升沿来临时,把数据写入FIFO中。CPLD的控制逻辑如图3所示。由于高频时钟CLK在RD的下降沿处,可能处于任何一种状态,因此需要从这个高频时钟CLK中获得一个稳定的时钟信号CLK1。CPLD分两步完成时序的设计。首先,提取的对象应该是稳定的,不能有多种可能,所以经过CPLD编程首先要得到一个稳定的波形CLK1,稳定波形的产生按照以下思想来编写,当系统复位后,CLK1初始值为高电平,直至RD变低电平时才开始发生变化。在RD为低电平期间,以CLK上升沿为敏感信号,CLK1的电平开始发生高低电平的变化,在RD为高电平期间,CLK1时钟为高电平,按照此方式最终得到一个初始为高电平的新时钟CLK1。第二步,时钟的提取。在RD为低电平期间,编写记录8个时钟的计数器,从CLK1中再提取8个时钟得到WCLK。仿真结果如图4所示。

2.2.2 FIFO自适应性

从上面的时序设计中可以看出,随着采样频率的变化WCLK的频率也在跟着变化,也就是说FIFO存储的速率在发生变化。那么CPLD时钟频率为1f和采样频率f2之间要满足一定的条件,才能从中提取出这稳定的8个时钟。

在AD采样频率允许的条件下,为了确保能够提取8个时钟,在RD为低电平期间,二分频信号CLK1也最少应该有8个时钟,那么CPLD时钟频率为1f最少应该包括16个脉冲信号,假设ADC转换时钟CONVST模数转换所需最长时间1t s,则可以得出1f和f2之间的约束关系:

同时这个频率也应该小于AD的采样频率1f,从而得到满足系统的采样频率的范围为:

上述过程实现了四路数据从AD存入FIFO中,实际的存储系统都是以某个触发信号作为控制信号,实现数据最终存储,因此本系统利用单片机检测FIFO的近满标志位PAF,每32(4次采样的数据)FIFO地址为一组数据,释放FIFO的空间,避免FIFO写满,直至触发信号有效,才开始把数据存入FLASH存储器中。

2.3 FIFO数据存储到FLASH存储器的工作原理

数据存储到FLASH存储器的关键有两点:1)FIFO读时钟RCLK和写时钟WCLK的频率的配合,若是读取速度比写入的速度快,那么FIFO会被读空,导致写入闪存中的数据不连续,无法完成后续的数据处理,若是读取的速度比写入的速度慢,FIFO会被写满,使得从CPLD输出的数据丢失。2)闪存是按页写入的,一页为2Kbit的存储单元,每写完一页需要换页配置地址,要保证在配置地址期间数据不丢失(FIFO不被写满)。

2.3.1 单片机控制FLASH存储器的存储原理

考虑到上述两个问题,本系统使用FIFO的近满标志位PAF作为从FIFO往FLASH中写数据的控制标志位。单片机控制数据写入FLASH的流程图如图5所示。

当单片机检测到PAF为低电平时,代表近满标志位有效,发送读时钟RCLK给FIFO,同时单片机控制闪存的写时钟WE开始启动,在此过程中,FIFO的读时钟RCLK的频率一定要比写时钟的频率WCLK快,单片机通过计数器记录FIFO的读时钟RCLK的个数,当计数器计满2 k个数时,FIFO的读时钟RCLK无效,此时FIFO中有距离近满指针一定的存储空间为空,这段时间要足够单片机为闪存配置要写入的下一页地址,配置完成后,判断PAF标志位再次为低时,循环上述操作,直至数据存储完毕。

2.3.2 读写时钟的速率配合

为了防止由于读写时钟的快慢不同,所引起的FIFO读空和写满的问题,根据实际情况推导出下面的读写频率满足的公式。

本系统使用汇编语言编程,若单片机晶振的时钟频率为f3,即每一条指令周期为,配置FLASH地址所需要的指令个数为n1,写入FIFO的时钟的频率(即采样频率的8倍)为f4,读FIFO时钟的频率为f5,则可得到下列不等式:

整理得:f4≥512f3 f4512f3-n1 f4(5)

在满足式(5)的情况下,四路的数据能够不间断地,连续地存入FLASH存储器中,经过读取FLASH存储器中的数据,能够较好地还原原始信号。

3 系统的实现及数据分析

3.1 系统的实现

在满足式(3)和式(5)的条件下,本系统选择CPLD的时钟输入频率为8 MHz,AD的采样频率为50 k Hz,单片机的时钟频率为32 MHz,从图4的仿真中看出,数据能顺序有效地进入FIFO中。由于出FIFO数据总线与单片机的PROTC相连,又与FLASH的数据/地址总线相连,本系统在实现读FIFO数据传输问题时采用了分时控制的方法。当给FLASH配置地址期间,单片机控制输出使能OE无效,FIFO的数据线为高阻态,实现单片机对FLASH的地址配置,当FIFO的数据需要存储到FLASH时,单片机的PORTC口为输入态,同时发送读FIFO的数据的指令与写FLASH的指令,完成数据的存储。

3.2 实验结果与分析

图6和图7为正弦信号的实验曲线,横坐标是AD采集实际点数,纵坐标为AD转换后数据的十进制值,一三通道接入正弦信号,二四通道接入直流基线信号1.25 V,输入信号的频率为100 Hz,幅值范围0.4~2 V,每个通道采集10 M个点数,经过数据合成处理每个通道为5 M个点数。可以看出,在50 k Hz的采样频率下,一个周期内AD采集了500个点,幅值和频率都吻合得很好,很好地复原了输入信号。

4 结束语

本系统以CPLD和单片机为控制核心,以FIFO为桥梁,实现了多通道同步采样并实时存储,并且通过后续的数据处理,能够较好地还原采集信号。通过调试,提高输入到CPLD的高频时钟,可进一步提高系统数据的同步采集速度,给多路实时采集提供一种新的思路。

参考文献

[1]周治良,刘俊,张斌珍.基于FPGA及FLASH的数据采集存储系统设计[J].微计算机信息,2007,23(3):91-92.ZHOU Zhi-liang,LIU Jun,ZHANG Bin-zhen.Design and Implementation of Data Acquisition System based on FPGA and FLASH[J].Micro Computer Information,2007,23(3):91-92.

[2]李曼.多通道高速数据采集电路设计[J].西安科技学院学报,2000,20(2):144-147.LI Man.Multi-channel and High-speed Acquisition Circuit[J].Journal of Xi’an University of Science&Technology,2000,20(2):144-147.

[3]文丰,赵小珍,甄国涌.基于USB总线的高速数据采集存储测试系统的设计[J].电测与仪表,2007,44(503):47-49.WEN Feng,ZHAO Xiao-zhen,ZHEN Guo-yong.The Design on High Speed Data Acquisition and StorageMeasurement System Based on USB Bus[J].Electrical Measurement&Instrumentation,2007,44(503):47-49.

[4]黄霞,鲍慧,赵伟,等.基于TMS320VC5509A的多路同步数据采集与存储系统[J].继电器,2007,35(23):24-27.HUANG Xia,BAO Hui,ZHAO Wei,et al.A Multi-channel Synchronous Data-acquisition and Storage System Based on TMS320VC5509A[J].Relay,2007,35(23):24-27.

[5]沈伟,王军政,汪首坤.基于FIFO的高速高精度数据采集技术研究[J].电子器件,2007,30(5):1673-1676.SHEN Wei,WANG Jun-zheng,WANG Shou-kun.Research on High Speed and High Precision Data Acquisition Technology Based on FIFO[J].Chinese Journal of Electron Devices,2007,30(5):1673-1676.

[6]祁煜,李启炎,翁良科,等.基于CPLD和FIF0的多通道高速数据采集系统的研究[J].电子技术应用,2003,29(2):44-47.QI Yu,LI Qi-yan,WENG Liang-ke,et al.Study of High-speed Multi-channel Data Acquisition System based on CPLD and FIFO[J].Application of Electronic Technique,2003,29(2):44-47.

多通道同步篇6

生物电阻抗检测和成像系统的目标检测量是生物组织的电阻抗信息, 对于接触式检测方式, 其硬件部分为体表电位测量系统;对于非接触式检测方式, 其硬件部分为微弱磁场测量系统。这两种测量系统一般都由激励源、电极、信号处理电路、A/D转换电路和控制单元等部分组成。其中, 激励源的作用是提供直接作用于人体的电流或磁场激励信号, 其精度和稳定性对于整个测量系统的性能起着决定性的作用。同时, 由于其直接作用于人体, 对其安全性又提出特殊的要求。

目前已有文献报道的生物电阻抗检测和成像系统的激励源主要包括以下几种:由PLD、可编程时钟芯片和高速DAC组成的激励源[2];由可编程信号发生器MAX038实现的激励源[3];用FPGA实现的基于DDS (数字直接合成) 原理的激励源[4];以及采用现有专门的DDS集成芯片在DSP的控制下实现的激励源[5]等。其中, 基于DDS原理的FPGA实现方法与专门DDS集成芯片应用较为广泛。相对而言, 专门DDS集成芯片以其频率稳定度高、分辨率高、调节方便、输出范围宽以及转换速度快、相位噪声低、与单片机、DSP等通讯方便等特点尤其受到人们的青睐。

本文分析了生物电阻抗测量和成像系统对激励源性能的特殊要求, 阐述了DDS芯片AD9959在生物电阻抗测量和成像系统中的优势应用, 随后介绍了AD9959的使用方法, 并设计了基于AD9959的生物电阻抗测量系统的高性能激励源电路。

生物电阻抗测量和成像系统对激励源的特殊要求

作为用于检测人体电阻抗信息的生物电阻抗测量和成像系统, 对其激励源部分有以下特殊要求:

(1) 激励和参考信号相位方便调整。

现有的生物电阻抗检测和成像系统中, 多数使用模拟锁相解调的方法测量采集到的携带阻抗信息的电压信号, 此时激励源不仅提供激励信号, 同时也提供用于锁相解调的参考信号。而参考信号与激励作用下传感器产生的待测信号在进入锁相解调电路之前往往经过不同的信号通路, 通常都存在不同的相移, 如不进行补偿, 该相移就会被叠加在由待测生物阻抗引起的相移中, 带来测量误差。尤其对于非接触式阻抗测量和成像系统, 由于激励电极和测量电极其一或均为线圈, 往往需要后接高阶的滤波电路以滤除干扰, 将造成待测信号与参考信号较大的相对相移, 此时必须对参考信号相位进行补偿。调整DDS芯片参考信号通道的相位控制字为一种可图1参考时钟输入电路行、可靠、有效的补偿方式。

(2) 对激励信号幅值、频率、相位的精度要求。

在生物电阻抗测量和成像系统中, 测量电极采集到的信号是对激励信号的直接响应, 因此, 激励信号的幅值精度直接决定了生物电阻抗测量和成像系统的测量精度。具体的, 应使激励信号的幅值误差小于测量电路采用ADC的1LSB。当进行生物阻抗谱的测量时, 需要激励源工作于扫频模式, 此时高频率分辨率保证了可以实现任意步长的扫频模式。非接触式检测时, 传感器 (感应线圈) 输出的感应电动势是信号频率的一次函数, 信号频率发生微小波动时, 会直接影响测量结果, 因此要求信号源具有高的频率精度和稳定度。为了满足上述通道相位补偿的准确性, 也希望激励信号的相位有较高的精度。

(3) 激励源输出信号为电流信号, 并对于待测生物组织呈现恒流特性。

生物电阻抗测量和成像系统通过向人体注入激励电流后, 检测组织内部建立的电流场分布来获得被测点的阻抗信息。激励源的恒流特性可使其受电极未知接触阻抗影响较小, 减少负载阻抗在测量中引入的误差。负载阻抗通常包括电极与皮肤的接触阻抗、电极本身的阻抗以及待测生物组织阻抗, 其中电极本身的阻抗一般约为0.1~3kΩ, 待测生物组织的阻抗约为几百千欧, 因此通常需要激励源电流输出阻抗约为几兆欧时, 才会对生物组织呈现出较好的恒流特性。

(4) 尽可能宽的激励信号输出范围。

目前, 公认的生物阻抗检测特征频率为50kHz, 然而又有研究发现人体组织复阻抗的虚部包含着丰富的生理、病理信息, 该虚部信息十分微弱, 但其大小随激励信号频率的提高而增强[6], 因此在某些检测场合中希望激励源可实现尽可能高的激励频率。

DDS芯片AD9959

AD9959简介

AD9959是ADI新推出的一款DDS芯片, 采用高级DDS技术, 可在低功耗下提供高性能[7]。它集成了四个直接数字频率合成器 (DDS) 内核, 四路具有卓越宽带和窄带SFDR性能的高速10bit DAC, 共8个输出通道, 每个通道均具有专用的32bit频率控制字、14 bit相位控制字和10bit幅值控制字, 每个通道均可提供独立的频率、相位和幅度控制。其采样时钟高达500MSPS, 内有范围为4~20的倍增因数配合参考时钟使用, 最终可使每个通道的信号频率最大为116MHz。其可通过串口方便实现与控制单元的通信。AD9959的性能足以满足低相位噪声、低杂散噪声、快速频率切换以及宽带线性扫描等要求。

AD9959作为生物阻抗测量和成像系统激励源的应用优势

对比其他DDS芯片, AD9959不仅在功耗和性能方面优于其他, 更具有一些特性使之特别适用于生物电阻抗测量和成像系统。

首先, AD9959 DDS核的固有同步性为实现优良的参考信号提供了保证。AD9959用一个公用参考时钟同步其4个DDS核及DAC通道, 避免了多个单通道DDS同步过程中由于器件特性差异造成同步困难的问题, 避免了复杂的同步设计。在通常的同步设计中, 要使各DDS同步, 首先要将参考时钟的相位差最小化、时钟边沿要足够的陡, 其次同步改变工作寄存器的值, 再次还要处理各DDS时钟路径不同造成的时间信号相位延迟的问题[8]。4个DDS核的固有同步性降低了系统成本, 大大简化了系统同步设计的复杂度, 保证了基于锁相放大的生物电阻抗测量和成像系统的参考信号与激励信号的同步性, 为参考信号通道相位补偿提供了基础。

其次, AD9959各通道独立的相位、幅度控制可使参考信号在信号通路中形成的相位误差得到补偿, 并满足不同应用场合对参考信号幅值的要求。对于非接触式生物电阻抗测量和成像系统, 高阶滤波电路将引入极大的相位误差, 严重的时候会使模拟锁相放大后的输出信号衰减几个量级, 增加后续电路动态输入范围的需求, 增加信号处理电路的复杂性。因此, AD9959在用以实现非接触式生物阻抗测量系统的激励源时, 激励信号通道与参考信号通道的相位控制寄存器和幅值控制寄存器可根据要求分别设置为不同的值, 显示出极大的应用优势。

再次, AD9959集成的4个DAC均为电流输出型DAC, 为生物阻抗测量和成像系统的恒流源实现提供了基础。每个DAC均具有各自的可编程基准源, 用于实现每个通道不同的满量程电流, 通过更改幅值控制寄存器的值, 可实现对注入人体电流的精确控制, 保证测量安全。DAC的电流输出可以看为是具有高输出阻抗的电流源, 其输出阻抗的典型值约为100kΩ[7]。而在通常的生物阻抗测量和成像系统中, 负载阻抗变化一般不超过70Ω[9]。因此, 可通过电流传输器与之匹配, 从而实现满足要求的恒流源。

另外, AD9959还支持线性频率、幅度或相位扫描, 为生物阻抗谱的测量和相位补偿的实现提供了方便。当满量程电流输出为10mA时, 幅值分辨率可达9.8μA;其相位分辨率为0.022°。

AD9959作为生物电阻抗测量系统激励源的设计

系统原理与设计

设计的激励源用于基于锁相放大技术的非接触式生物电阻抗检测系统。要求激励源输出两路同频信号, 输出电流频率为10kHz~150kHz, 其中一路作为激励信号, 电流幅值为2mA、5 mA或10 mA;一路作为参考信号, 输出幅值保持在10mA, 对参考信号利用后续锁相放大电路实现相位自调整;参考信号经电流电压转换电路转换为幅值为0.5V的电压信号后输入到后续测量电路中。系统每次进行测量时, 先进入相位自校准模式:以标准导线代替待测生物体, 令AD9959参考信号进行线性相位扫描, 激励信号保持频率、相位、幅值不变, 测量系统采集参考信号相位变化时的各次测量结果, 之后找出其中最大值, 此时参考信号与由激励信号引起的响应信号的相位差最小, 也即参考信号通道相对于测量信号通道的相移得到了补偿, 该相位即为参考信号通道相对于测量信号通道的相移值。记录该相位值, 并将其置入AD9959参考信号通道的相位控制寄存器, 后使参考信号通道工作于固定频率、相位、幅值输出模式, 系统进入测量模式。采用这种方法即可实现参考信号的相位自校准, 从而补偿测量电路两信号通道间的相对相移。

硬件设计

为了实现对AD9959的方便控制, 同时与其他测量部分相匹配, 采用ADI公司的MCU芯片ADuC848作为其控制单元。ADuC848为单指令周期MCU, 数据处理速度达12 MIPS, 有62K程序内存, 并集成了Σ-Δ型ADC, 设计简单, 噪声低, 非常适用于精密仪器仪表。AD9959工作电路详述如下。

(1) 电源:

ADuC848供电范围为2.7~3.6V, 为了与AD9959相匹配, 采用3.3V供电。AD9959的DDS内核 (AVDD和DVDD引脚) 采用1.8V电源供电, 数字I/O接口 (SPI) 在3.3V电压下工作, 此时需要将DVDD_I/O (引脚49) 连接至3.3 V电压。需特别注意的是, CLK_MODE_SEL是模拟输入, 需要在1.8V电源下工作。设计中采用ADI公司的电源芯片AD3338为其提供电源, 只需在其输入、输出管脚连接1μF的对地电容即可实现良好的去耦效果。AD9959具有硬件和软件的掉电控制功能, 通过配置外部电源掉电控制引脚PWR_DWN_CTL与内部寄存器, 可以控制输入时钟电路、PLL、DAC和数字逻辑部分等的掉电, 减小AD9959的功耗。

(2) 时钟:

AD9959的参考时钟由REFCLK管脚输入, 所有通道共用该参考时钟, 该REFCLK可由外部时钟源或晶振直接驱动, 外接晶振的频率必须在20MHz与30MHz之间。将CLK_MODE_SEL管脚接高电平时, 使能内部振荡器与外部参考时钟配合使用, 该管脚接低电平时振荡器被旁路。设计中的时钟解决方案如图1所示, 采用有源晶振作为REFCLK的输入, 不使用内部倍频器, 从而减小输出的相位噪声。由电容和电感构成PI型滤波网络, 并在输出端串联一个小阻值电阻, 以降低时钟源产生的噪声。

(3) A D 9 9 5 9与上位机的通讯:

AD9959通过串口与单片机进行通讯, 工作于SPI模式。AD9959有四个串行数据引脚 (SDIO_0/SDIO_1/SDIO_2/SDIO_3) , 支持多种配置, 具有很大的灵活性。通过寄存器的配置可以实现串行I/O的四种可编程模式, 即单bit两线模式、单bit三线模式、双bit模式和四bit模式, AD9959还提供了先高位后低位和先低位后高位的传输方式。本设计为了与ADuC848相匹配, 选用单bit三线、先高位后低位的传输方式。此时SDIO_0为数据输入引脚, SDIO_2为数据输出引脚, 通过一个正脉冲使串口恢复为初始等待指令状态。一个串口通信周期分为指令周期和数据周期:首先传送指令阶段的8位指令字, 对应于S C L K的8个上升沿, 然后执行由指令设定的1~4个字节的数据读写。完成后再等待下一个指令周期的到来。指令字节和数据字节在SCLK的上升沿写入AD9959, 在SCLK的下降沿读取数据字节, 这些操作只有在片选引脚/CS为低电平时才有效。

(4) 控制寄存器和控制管脚:

AD9959的运行是主控芯片 (单片机、DSP或可编程逻辑) 通过串行I/O改写其内部寄存器值来实现的。控制寄存器主要完成通道选择, 多设备同步及相位累加器清零等功能;通道控制寄存器主要完成各通道功能的选择, 频率、相位、幅度的设置。AD9959的四个通道共享一组寄存器地址, 这种地址共享机制可以同时向四个通道的配置寄存器写入相同的数据。当需要对四个通道进行不同设置时, 可以通过设置通道使能位来各自独立地写入每个通道设置的数据。AD9959的控制寄存器如表1所示, 控制管脚如表2所示。ADuC848与AD9959的接口连接如图2所示。

(5) DAC的电流输出:

DAC的输出电流须经电阻或AVDD中心抽头变压器连接到AVDD, 从而使差分电流变化为单端电流。DAC满量程电流最大为15mA, 但是为了提供良好的无杂散动态范围可以将其限定为10mA, 这是通过将DAC_RSET引脚通过一个外接电阻RSET接地来实现的。RSET=18.91/IOUT, 当选电阻为1.91 kΩ时满量程电流为10mA。值得注意的是, 对于电流输出型DAC, 输出电流在负载上建立的电压的值须在DAC的输出电压范围之内。

结束语

高性能、低功耗DDS芯片AD9959不仅具有一般DDS芯片频率精度高、转换速度快、工作稳定、集成度高和使用方便等优点, 还具有各通道固有同步性、各通道幅值、频率和相位分别可调等特性。这些特性使之在生物电阻抗测量和成像系统激励源的设计中体现出极大的优势, 为其不同信号通道之间相位补偿的问题提供了一个很好的解决方案。在更普遍的范围内, 对于基于锁相放大原理的检测系统, 如涡流检测系统, 以及需进行多通道信号同步或通道间相位差控制的信号源或激励源[10], AD9959在满足带宽要求的前提下均可满足其多通道同步、相位分别可控的设计要求, 简化电路设计。

摘要：针对生物电阻抗测量和成像系统的激励源须满足两路以上同步输出、高频率精度、各路相位独立可调、输出为恒流性质等特殊要求, 本文分析了多核共用时钟的DDS芯片作为生物电阻抗测量和成像系统激励源的应用优势, 设计了以AD9959为核心的用于生物阻抗测量或成像系统的恒流驱动信号源。设计的信号源四通道输出同步, 频率精度为0.0058Hz, 各通道相位分别可调且最小步长为0.022°, 幅值分辨率可达9.8μA, 控制方便, 电路简单。

关键词：生物电阻抗测量,同步多通道恒流源,直接数字频率合成 (DDS) ,AD9959

参考文献

[1]王文艇, 钟季康, 马骏, 齐华林.生物阻抗技术概述[J].上海生物医学工程, 2005, 26 (2) :119-123

[2]史学涛, 霍旭阳, 尤富生, 付峰, 刘锐岗, 徐灿华, 董秀珍.颅内出血电阻抗成像系统及初步动物实验[J].航天医学与医学工程.2007, 20 (1) :24-27

[3]徐桂芝, 王明时, 李有余, 张帅, 于青, 颜威利.医用电阻抗成像系统的模块化设计[J].天津大学学报, 2006, 39 (S1) :133-137

[4]徐管鑫, 王平, 何为.实时电阻抗成像系统及实验研究[J].仪器仪表学报, 2005, 26 (9) :886-890, 894

[5]李刚, 卢宗武, 林凌.DDS芯片AD9854在脉搏波阻抗谱测量中的应用[J].传感技术学报, 2007, (11) :2494-2498

[6]王超, 刘俊霞, 王化祥.高频医学断层成像系统的硬件设计[J].计量学报, 2004, 25 (2) :177-180

[7]Analog Devices Inc.4-channel500MSPS DDS with10-bit DACs AD9959[Z].Analog Devices Datasheet, 2005

[8]罗鹏, 赵琦.AD9959简化测控通信系统中多路DDS之间信号同步设计[J].电子产品世界, 2007, (4) :96-98

[9]王超, 王化祥, 王静.基于DSP的多频率电阻抗成像系统[J].仪器仪表学报, 2002, 23 (4) :347-350

基于E1通道的高精度时间同步算法篇7

随着通信技术的快速发展, 信息系统对时间同步的要求越来越高。目前, 在专网的信息系统中大部分终端设备所使用的时间都是由独立的系统内部时钟来提供的, 由于各系统内部时钟的差异, 系统长时间运行之后导致系统与系统之间会出现较大的实际偏差, 这样会给专网的信息系统的运行和效能发挥带来巨大的安全隐患。

目前, SDH光纤网已广泛覆盖军内各通信台站, 由于E1通道具有很高的可靠性和稳定性, E1通道已成为各类信息系统互联的主要通信线路, 使用SDH光纤网的E1通道进行时间同步信息传递, 其信号传递链路是“半永久”链路, 不像IP网络存在每次通信路径变化和往返路径不对称的问题。因此通过一定方法, 只要解决传递信号往返路径对称的问题, 就可以实现高精度时间同步信息传递, 不仅可以满足通信网自身同步的需要, 也可以充分利用SDH光纤网的E1通道, 无须增加额外传输设备, 为各类信息系统的应用提供高精度时间频率信号。

2 基于SDH E1通道的同步组网

SDH信号是一种以字节结构为基础的矩形块状帧结构, 由9行和270*N列8bit字节组成。整个帧结构主要分为段开销、管理单元指针和信息净负荷3个部分。其中, 在净负荷区可以封装各种信息 (如PPP帧, ATM信元、IP包等) , 而不受其具体信息结构的影响, 可以说信息净负荷具有透明性。

一个简单的基于El通道的时间同步系统结构由主时钟、从时钟和传输通道组成。系统采用主从时钟方式, 通过SDH传输时间同步信息, 只需占用SDH的一个2M, 网络结构如图1所示。

其中, 系统A内的主时钟为高一级时钟, 系统B内的从时钟可以是一台时钟, 同步到主时钟后再输出各类信号给系统B内的终端设备, 也可以是具有时钟接收功能的模块, 该模块可直接接入用户终端设备。主时钟对时间信息进行编码, 利用网络的对称性和延时测量技术, 实现主从时钟的同步。

3 基于E1通道的时间同步算法

基于E1通道进行高精度时间同步算法, 它主要由以下步骤实现 (如图2所示) 。

(1) 主时钟周期性 (如1秒) 通过E1通道向从时钟发送同步帧, 同步帧中包括时标信息和时间信息, 主时钟记录同步帧的发包时间戳T1。

(2) 经过时间△t1, 从时钟端口接收到主时钟端口所发出的同步帧, 并将该同步帧转发回主时钟。

(3) 经过时间△t2, 主时钟端口于T2时刻接收到从时钟端口所转发的同步帧, 并提取其中的时标信息。

(5) 主时钟完成单向时延的测定后, 将测得的单向时延值通过广播帧发送至从时钟端口。

(6) 从时钟端口接收到主时钟发出的单向时延值广播帧, 并提取该单向时延值。

(7) 从时钟根据单向时延值对其所提取的时标信息进行时延修正, 使从时钟时间保持与主时钟时间一致的频率与相位。

4 软件协议设计

由于时间同步信息在E1通道内远程传送, 为了保证信息正确传送, 算法选择与SOH开销处理兼容的高级数据链路协议 (High-Level Data Link Control, HDLC) 来封装相关命令和时间信息, HDLC的帧格式如图3所示。

其中, 标志字段F标识HDLC帧的开始和结束, 使用固定码字“01111110”, 地址字段A用于标识目标节点, 控制字段C标识命令或响应类型, 信息字段标识包括时标信息和时间信息, 校验字段采用CRC16。

HDLC帧被传输到E1通道后, 数据被保存在缓存中, 按照FIFO的原则, 从缓存中读取数据并转换后通过E1通道传输, E1通道上传输的数据没有数据帧的概念, E1帧是32个时隙的组合, 每个时隙传输一个字节的数据, 在E1通道中传输每个数据时, 都是从E1帧的TS0开始传输的, 因此, 通过HDLC协议实现数据传输时, 尽量采用短帧传输。

5 同步算法在现网的应用

2014年, 我们在军事通信网内进行了基于E1通道的时钟同步现网测试。测试采用点对点连接方式, 在某通信枢纽机房配置一台主时钟, 在某观通站机房配置一台从时钟, 从时钟通过E1通道同步到主时钟后输出1PPS+TOD信号供某信息系统同步。

为验证从时钟的同步性能, 我们使用Time ACC时间综合测量仪连续3天不间断记录从时钟输出1PPS的精度, 测试结果表明从时钟输出的1PPS精度范围稳定在-400~-800ns范围之内, 满足某信息系统同步精度优于±2μs的要求。通过分析数据, 我们可以得到从时钟输出1PPS的抖动值小于±0.8ns, 说明经过SDH传输后, 从时钟仍然可以保持非常高的稳定性。

6 总结

本文通过克服现有技术的不足, 提出了一种基于E1通道的高精度时间同步算法, 由主时钟根据其同步帧发送时刻与接收时刻的间隔来测定双向时延, 主时钟计算出单向时延并转发给从时钟, 从时钟根据单项时延值和主时钟的本地时钟信息对从时钟的时标信号进行精确的时延修正, 修正过程不涉及到从时钟的接收时间信息, 避免了对时钟本身存在的时间不同步的问题, 提高了时间同步的精度, 时间传递精度可控制在10ns左右;同时综合考虑了主时钟到从时钟、从时钟到主时钟的双向线路时延, 较传统的单向时延方法而言, 进一步提高了时间同步的精度和可靠性。

参考文献

[1]姚建立, 杨乐祥.传输系统时钟同步技术的研究和应用[J].电力系统通信, 2011, 32 (219) :73-77.

[2]戴宝峰, 崔少辉, 常健.IEEE1588最佳主时钟算法的分析与实现[J].仪表技术, 2008 (02) :29-31, 34.

[3]赵红, 周春福, 张春, 等.IEEE1588在混合网络中性能分析[J].通信技术, 2010, 43 (10) :89-91.

[4]王璇, 杜军.CE/PTN中时钟同步和实现的一种方法[J].通信技术, 2009, 42 (02) :88-90.

[5]王刚, 黄飞, 乔纯捷, 等.分布式网络时钟同步研究[J].仪器仪表技术, 2008, 29 (11) :2399-2403.

快乐的多通道阅读篇8

大班幼儿对周围世界里的很多东西都充满好奇, 有探究欲望, 希望揭开其中的秘密, 体验成功的感觉, 对于春天的感知也是如此。随着城市建设的发展, 休闲广场、街心花园越来越多, 孩子们有了许多好去处, 给探究春天的秘密提供了方便之门。这使我想到这样一本图画书《花园里有什么》, 它展现了知性与感性交融的精彩内容, 引导孩子感悟大自然的丰富, 体会人与自然的美好, 是一本很好的教育素材。

可是, 设想一下幼儿拿到这本图画书的时候, 会做些什么?会像成人那样理性地挖掘知识点、声情并茂地朗诵吗?让我们来共同回顾一下《幼儿园教育指导纲要》中关于“早期阅读”方面的阐述吧:早期阅读是幼儿在积累多种多样的阅读经验的过程中逐步形成的阅读兴趣、阅读习惯和阅读能力。幼儿在接触大自然、大社会的丰富生活中, 在接触优秀故事、儿歌、诗歌、谜语等多种儿童文化作品中, 在关注日常生活中的简单标记和文字符号中, 在运用看图书、讲故事、绘画、制作等多种方法的过程中增强感知, 欣赏生活美、艺术美的情趣, 培养和提高阅读和前书写的技能, 并逐步理解口头语言和书面语言的关系。我认为其中的关键词是“积累多种多样的阅读经验”“接触大自然”“运用多种方法增强情趣”等等。因此, 我们遵循新《纲要》精神, 设计了一个多通道阅读的系列活动:到花园去、翻开泥土看一看、种植小菜籽、涂色练习、欣赏诗歌、环境创设“我们班是花园”、亲子同游、亲子作业“我发现……”、音乐欣赏“赶花会”、制作图书“我的花园”等。让图画书引领幼儿到大自然中去, 去观赏形形色色的花草树木, 去呼吸花草的芳香, 去感受凉爽的微风。阅读给予孩子调动各种感官认识周围生活的启示。他们会感悟到这样一点:探索需要用各种各样的感觉器官, 发现是细心观察和认真“研究”的结果。只有这样, 我们才能发掘更多的东西, 才会真正享受发现带来的惊喜。当完成一系列活动之后, 孩子们捧起这本图画书来阅读时, 会惊喜地发现书里面的内容每一页都有自己的亲身感受。

多通道微粒分析系统设计篇9

微粒检测在日常生活、医疗卫生、工农业生产中起着极其重要的作用。汽油是日常生活和工农业生产中的重要能源,汽油中的微粒含量直接影响到汽油的燃烧效率,汽油的微粒检测也越来越受到重视[1]。在医疗卫生中,静脉输液时输入体内液体中微粒的含量会对人体造成危害,各国对输液微粒都相当重视,《中国药典》2005年版对大输液的微粒制定控制标准[2]。人类生理和病理的变化,往往会引起血液组成的变化,血液的组成是否正常是健康的首要标志[3]。人工对微粒检测操作起来比较繁琐,对人员视力等要求较高且效率低下。

从上世纪50年代以来,各类微粒检测仪相继问世,如美国Coulter公司在19世纪50年代研制出血球仪[3]。美国太平洋公司在19世纪70年代研制出光阻法粒子计数器[1]。1980年代末期日本Sysmex公司设计出用于网织红细胞计数新型流式细胞仪Sysmex R-1000[3]。美国太平洋公司在

传统的微粒检测方法为模拟电路识别方法,该方法易受到电源等因素的干扰,导致漏记或错记,且无法识别复杂信号(干扰信号和M信号)。此外,采用模拟方法检测信号时电路庞大,调试困难,电路参数易受环境影响,导致检测统计不准确。

随着集成电路、计算机技术及EDA技术的不断快速发展,数字技术在社会生产的各方面得到越来越广泛的应用。数字化检测方法不易受电源等因素的干扰,且可以识别复杂信号,电路简单且稳定。采用数字化的方法对微粒信号检测无疑是解决以上问题的最佳途径之一。

近年来,在微粒检测领域出现视觉图像法[4]、人工神经网络[5]等数字化检测方法。这些方法在实际使用中取得一定的效果,但缺点是算法复杂,消耗硬件资源大,难以移植到FPGA等可编程器件中,其便携性、实时性受到极大地影响。

本文提出一种基于状态分析的微粒检测方法,该方法能较好的解决以上的问题。该方法的思想是将微粒信号变化趋势分成不同的状态,一个信号可以由这些状态不同组合表示出来。不同的信号有着不同的状态组合,分析这些状态的组合就可以判断该信号的类型。采用该方法能大大降低实际电路的复杂程度及成本,同时能保证微粒信号的识别率并进一步提高计数的准确性。

1 微粒信号识别方法

1.1 微粒信号的产生

微粒经过Coulter传感器或光阻法传感器之后形成一系列微粒脉冲信号(见图1)。

典型的微粒信号有两种:单峰信号(见图2a);双峰信号是由两个距离相近的微粒通过传感器产生的信号类似于英文字母M(见图2b)。

1.2 微粒信号状态划分

根据信号变化的趋势(其微分值)我们可以将信号划分成21个不同的状态(S0～S20)(见图3)。

s0初始状态;

s1信号第一次开始上升点和上升斜率最大值点之间状态;

s2信号第一次斜率最大值点和信号最大值点之间状态;

s3信号第一次开始下降和下降斜率最大值点之间状态;

s4信号第一次下降斜率最大值点到停止下降点之间的状态;

s5信号第二次开始上升点和上升斜最大值点之间状态;

s6信号第二次斜率最大值点和信号最大值点之间状态;

s7信号第二次开始下降和下降斜率最大值点之间状态;

s8信号第二次下降斜率最大值点到停止下降点之间的状态;

S9～S20各个状态之间转换的过渡状态,以防止AD采样以及信号偶尔的抖动。

图3中的D0～D6是指信号处于各状态时的宽度参数,用这些参数来确定信号是否过宽、过窄或正常。

1.3 微粒信号的状态分析方法

基于状态分析的微粒检测方法的思想是将微粒信号变化趋势分成不同的状态,一个信号可以由若干个状态组合表示出来。不同的信号有着不同的状态组合,分析这些状态的组合就可以判断该信号的类型。根据图2中划分的状态,设计状态转换图(见图4)。

在图4中简要描绘状态转换过程。图4中如果信号的状态以:S0→S1→S2→S3→S4→S0如此转换,则判定该信号为单峰信号;若信号状态以S0→S1→S2→S3→S4→S5→S6→S7→S8→S0如此转换,则判定该信号为双峰信号。判断出信号的类型后,结合记录的参数来判断该信号是否为正常信号。

通过上述方法,最终可以识别出血细胞单峰信号、M信号、伪M信号以及过窄和过宽的信号。最后通过统计模块可以对微粒信号统计计数。

2 系统软件仿真

根据状态分析法,以MATLAB R2007B作为软件平台进行算法仿真。仿真波形数据来自于YOKOGAWA公司DL750数据记录仪所采集微粒信号,其波形(见图5)。

系统的总体流程(见图6),仿真系统的GUI界面(见图7)。

以卓普电子公司生产的BK-230型血液分析仪血小板(PLT)微粒信号和血红细胞(RBC)为测试数据进行仿真,每次仿真1000个微粒信号(见表1)。

仿真结果验证基于状态分析法实现微粒检测的可行性。

3 系统硬件设计

图8中简要地示出微粒分析装置框图,结合CycloneⅡEP2C5芯片,在该芯片中植入5通道的微粒检测统计系统,包括与外部通信的SPI接口。

在图8中,外部主控制器通过SPI接口向微粒检测模块发送指令,该指令包括:开始计数指令、停止计数指令、读取微粒体积分布值指令及清零指令。指令的发送和读取都是标准的SPI协议。

图8中的微粒分析模块是单通道微粒识别统计模块电路,其中包括滤波电路、微粒识别、统计和译码等4部分内容(见图9)。

微粒分析模块采取的硬件方案为:被测微粒通过Coulter传感器或者光阻传感器得到一系列微粒脉冲信号,将这些信号根据实际情况经过小信号放大(数千倍的低噪声放大器),并通过带通滤波器滤波;将通过带通滤波器的信号进行AD转换以便下一步的信号识别;滤波电路对采集到的微粒数字信号先进行一定的预处理,进行数字滤波滤除干扰和噪声。

微粒识别电路主要分三部分:第一部分是检测是不是有信号;第二部分是判断信号是否为合理的微粒信号;第三部分是若有合理的信号则要判断该信号的类型(是不是M信号)及确定该信号需要保持的峰值信号值(或谷值信号值)以用于微粒体积的统计。

统计电路根据保持的信号值进行微粒体积分布的统计。

本装置所用的数字滤波器是采用消耗硬件资源较少的均值滤波器,用于滤除由于A/D转换器的误差及电源波动造成的数据突变点,以避免在进行血细胞识别时系统发生误动作。

本装置所用的数字微粒识别统计模块所采用的是状态分析法,将信号的变化趋势用各种不同的状态来表示;根据起始信号和终止信号的时间间隔来判断信号是否为合理信号;根据这些状态的组合来确定信号的类型;根据信号的类型来决定电压保持在那个位置(峰值还是谷值)。

4 测试结果

为测试本文设计的微粒分析装置性能,以卓普电子公司生产的BK-230型血液分析仪PLT(血小板)微粒信号和RBC(血红细胞)为信号源进行实际测试,用DL750数字记录仪记录波形(见图10)。

在图10中记录的波形从上到下依次为:BK-230型血液分析仪识别脉冲信号、微粒信号波形和本装置识别脉冲信号。识别脉冲信号是指当装置识别出信号是微粒信号时,会产生一个脉冲表示该信号是一个微粒信号。

BK-230型血液分析仪和本装置测试RBC微粒信号结果(见表2),每次测试1000个微粒信号。

从表2中可看出,本装置识别微粒信号比模拟信号检测的准确率高。

用本装置测量某血样的PLT和RBC浓度(见表3)。该血样在Sysmex公司KX-21N型血液分析仪中测试结果为RBC:5.73×1012/L (均值)、PLT:102×109/L (均值)。

从表3得:PLT平均浓度为105.58×109/L、标准差为2.84、CV值为2.74%;RBC平均浓度为5.787×1012/L、标准差为0.0323、CV值为0.558%。

CV系数是一种反映相对离散程度的系数,即相对差异量数,其数学表达式见公式(1)。其中S为一组数据中的标准差,为该组数据的平均值。